目錄
1、vcs、verdi簡介和安裝
2、Verdi的配置
3、vcs與Verdi聯(lián)合仿真的Makefile腳本
1、基于Verilog系統(tǒng)函數(shù)Makefile腳本
1.1 先在tb文件中添加代碼段，仿真后可以產(chǎn)生.fsdb文件
?1.2 Makefile寫法
2、基于ucli/tcl接口Makefile腳本
4、Verdi的使用
1、vcs、verdi簡介和安裝
? ? ? 建議去淘寶買別人別人裝好的環(huán)境，自己整比較麻煩。
2、Verdi的配置
verdi環(huán)境配置（gvim ~/.bashrc）,主要是在? .bashrc中配置下面這三個參數(shù)：
- VERDI_HOME/NOVAS_HOME:? 其實就是Verdi的安裝路徑
- PATH? : 在Verdi的安裝路徑中，把Verdi的快捷鍵找出來
- LD_LIBRARY_PATH? :??讓Verdi找到相應(yīng)的庫文件，從而進行相應(yīng)的仿真
export SNPSYS_HOME=/opt/synopsys
export VERDI_HOME=$SNPSYS_HOME/verdi
export PATH="$PATH:$VERDI_HOME/bin:$VERDI_HOME/platform/LINUX64/bin"
export LM_LICENSE_FILE="$LM_LICENSE_FILE:$SNPSYS_HOME/Synopsys.dat"
3、vcs與Verdi聯(lián)合仿真的Makefile腳本
Makefile腳本分文兩種寫法，第一種較為簡單，對新手比較友好：
- 基于Verilog系統(tǒng)函數(shù)Makefile腳本
- 基于ucli/tcl接口Makefile腳本
3.1? 基于Verilog系統(tǒng)函數(shù)Makefile腳本
3.1.1 先在tb文件中添加代碼段，仿真后可以產(chǎn)生.fsdb文件
initial begin
$fsdbDumpfile("fifo.fsdb");
$fsdbDumpvars(0);
end
?3.1.2 Makefile寫法
![[VCS、verdi、makefile] 聯(lián)合仿真 ——步驟](https://imgs.yssmx.com/Uploads/2023/04/428958-1.png)
3.2? 基于ucli/tcl接口Makefile腳本
? ? 略文章來源：http://www.zghlxwxcb.cn/news/detail-428958.html
4、Verdi的使用
推薦一位良心up主講解視頻? ?bilibili新新新Icer文章來源地址http://www.zghlxwxcb.cn/news/detail-428958.html
到了這里，關(guān)于[VCS、verdi、makefile] 聯(lián)合仿真 ——步驟的文章就介紹完了。如果您還想了解更多內(nèi)容，請在右上角搜索TOY模板網(wǎng)以前的文章或繼續(xù)瀏覽下面的相關(guān)文章，希望大家以后多多支持TOY模板網(wǎng)！
