一、MOS管
NMOS管的結(jié)構(gòu)示意圖和表示符號如圖所示，在P型襯底上制作兩個摻雜N型區(qū)，形成MOS管的源極S 和漏極D ，中間電極稱為柵極G，柵極和襯底之間通過SiO2 絕緣層隔開。
下圖為NMOS輸出特性曲線，采用共源極接法，漏極特性曲線可分為三個工作區(qū)，截止區(qū)，可變電阻區(qū)，飽和區(qū)
當(dāng)Vgs<Vgs(th) 時，處于截止區(qū)，此時源極和漏極之間近似沒有導(dǎo)電溝道；
當(dāng)Vgs>Vgs(th) 時，曲線以上可分為兩部分，虛線以左為可變電阻區(qū)，當(dāng)Vgs一定時，id與Vds之比近似為一個常數(shù)；虛線以右為飽和區(qū)，此時漏極電流id的大小基本只與Vgs的大小有關(guān)；
MOS管搭建反相器
下圖為反相器的結(jié)構(gòu)示意圖，由一個PMOS和一個NMOS拼接而成
當(dāng)v=1時，T1截止，T2導(dǎo)通，vo=0；
當(dāng)v=0時，T1導(dǎo)通，T2截止，vo=1；
MOS管搭建傳輸門
利用PMOS和NMOS的互補性可以拼接而成CMOS傳輸門
當(dāng)C=1時，傳輸門開啟，輸出端=輸入端
MOS管搭建與非門
如圖為CMOS搭建的與非門結(jié)構(gòu)，由兩個并聯(lián)的PMOS和兩個串聯(lián)的NMOS構(gòu)成
當(dāng)A=B=1時，T2和T4導(dǎo)通，Y=0;
當(dāng)A=B=0時，T3和T1導(dǎo)通，Y=1;
當(dāng)A=1，B=0時，T3導(dǎo)通，T2導(dǎo)通，但T4截止，Y=1;
當(dāng)A=0，B=1時，T1導(dǎo)通，T4導(dǎo)通，但T2截止，Y=1;
對應(yīng)關(guān)系為:
二、與非門R-S鎖存器
R-S鎖存器是靜態(tài)存儲單元中最基本的一種電路結(jié)構(gòu)，通常由兩個或非門或者與非門組成，下圖為與非門搭建R-S鎖存器的電路結(jié)構(gòu)圖
基本RS鎖存器由電平觸發(fā)，并且有一個重要的約束條件：/SD和/RD不能同時為零。
即存在約束條件 RD ·SD=0
其中Q為初態(tài)，Q*為次態(tài)
三、電平觸發(fā)器
觸發(fā)器通常分為電平觸發(fā)，邊沿觸發(fā)，脈沖觸發(fā)
電平觸發(fā)RS鎖存器
由兩個與非門和SR鎖存器組成電平觸發(fā)器
只有當(dāng)CLK=1為高電平時，G3、G4輸出端才收R和S輸入端控制
帶異步復(fù)位，異步置位的電平觸發(fā)RS鎖存器
只需在/SD和/RD加入低電平，即可將觸發(fā)器置1和置0；在正常由時鐘信號控制情況下/SD和/RD應(yīng)為高電平
電平觸發(fā)D觸發(fā)器
電平觸發(fā)D觸發(fā)器，也稱D型鎖存器
若D為1，在CLK=1期間，輸出端Q為1，在CLK=0低電平期間，輸入端D無效，輸入端與非門置1，輸出端Q保持不變；若D為0，在CLK=1期間，輸出端Q為0，在CLK=0低電平期間，輸出端Q保持0不變，完成了鎖存功能
代碼如下（示例）：
四、邊沿觸發(fā)器
為提高觸發(fā)器可靠性，增強抗干擾能力，希望觸發(fā)器的次態(tài)僅僅取決于CLK信號上升沿或下降沿時刻輸入信號的狀態(tài)，而之前和之后的狀態(tài)不對輸出造成影響
下圖為由兩個電平D觸發(fā)器搭建的邊沿觸發(fā)器
當(dāng)CLK為低電平時，CLK1為高電平，F(xiàn)F1的輸出Q跟隨D變化而變化，保持Q1=D，此時CLK2為低電平，F(xiàn)F2的輸出Q2保持原來的狀態(tài)不變文章來源：http://www.zghlxwxcb.cn/news/detail-789750.html
當(dāng)CLK由低電平變高電平時，CLK1變?yōu)榈碗娖?，Q1保持為CLK上升沿到達前瞬間輸入端D的狀態(tài)（這也時setup存在的原因），此后不隨D的狀態(tài)而改變。而此時CLK2變?yōu)楦唠娖剑琎2跟隨當(dāng)前時鐘沿傳輸?shù)牡臄?shù)據(jù)Q1變化，此時Q被置位成時鐘上升沿瞬間D端的狀態(tài)，而于之后D的狀態(tài)無關(guān)。文章來源地址http://www.zghlxwxcb.cn/news/detail-789750.html
到了這里，關(guān)于數(shù)字世界的積木-從MOS管搭反相器，與非門，鎖存器，觸發(fā)器的文章就介紹完了。如果您還想了解更多內(nèi)容，請在右上角搜索TOY模板網(wǎng)以前的文章或繼續(xù)瀏覽下面的相關(guān)文章，希望大家以后多多支持TOY模板網(wǎng)！
