国产 无码 综合区,色欲AV无码国产永久播放,无码天堂亚洲国产AV,国产日韩欧美女同一区二区

觸發(fā)器功能表和時(shí)序邏輯電路

這篇具有很好參考價(jià)值的文章主要介紹了觸發(fā)器功能表和時(shí)序邏輯電路。希望對(duì)大家有所幫助。如果存在錯(cuò)誤或未考慮完全的地方,請(qǐng)大家不吝賜教,您也可以點(diǎn)擊"舉報(bào)違法"按鈕提交疑問(wèn)。

本人自用筆記

觸發(fā)器

基本RS觸發(fā)器

觸發(fā)器功能表和時(shí)序邏輯電路

S為Set,R為Reset,功能表為

觸發(fā)器功能表和時(shí)序邏輯電路

其中觸發(fā)器的現(xiàn)態(tài)是指上一個(gè)狀態(tài),次態(tài)是指R,S觸發(fā)之后的狀態(tài)。

同步RS觸發(fā)器

在單片機(jī)中需要時(shí)鐘晶振來(lái)觸發(fā),不能總是手動(dòng),太麻煩了,所以推出了同步RS觸發(fā)器,同步觸發(fā)器引入了CP引腳,下面圖中CP高電平才是觸發(fā)器功能,否則保持不變

觸發(fā)器功能表和時(shí)序邏輯電路

功能表

cp輸入高電平

觸發(fā)器功能表和時(shí)序邏輯電路

D觸發(fā)器

觸發(fā)器功能表和時(shí)序邏輯電路

RS觸發(fā)器在使用時(shí)不能讓R,S兩個(gè)輸入引腳同時(shí)使能,有一些缺陷,所以出現(xiàn)了D觸發(fā)器

,R,S引腳永遠(yuǎn)不會(huì)相同

功能表

觸發(fā)器功能表和時(shí)序邏輯電路

在單片機(jī)中,大部分情況下都是希望Q的輸出在一個(gè)電平時(shí)間內(nèi)是穩(wěn)定的,解決方法是將始終頻率變大,結(jié)果也會(huì)在一個(gè)電平內(nèi)穩(wěn)定,在邊沿處翻轉(zhuǎn)

觸發(fā)器功能表和時(shí)序邏輯電路

JK觸發(fā)器

觸發(fā)器功能表和時(shí)序邏輯電路

JK觸發(fā)器又比D觸發(fā)器好一些,既能讓RS同時(shí)使能,也保持了其保持功能,在其同時(shí)使能時(shí)使輸出反轉(zhuǎn)

功能表

觸發(fā)器功能表和時(shí)序邏輯電路

T觸發(fā)器和T’觸發(fā)器

T觸發(fā)器和T'觸發(fā)器又是JK觸發(fā)器的變形

觸發(fā)器功能表和時(shí)序邏輯電路

T觸發(fā)器是只能翻轉(zhuǎn)或者保持不變,T'則是全部翻轉(zhuǎn)

時(shí)序邏輯電路

組合邏輯電路是由門電路構(gòu)成,輸出只與當(dāng)前的輸入結(jié)果相關(guān),與之前的狀態(tài)無(wú)關(guān)

時(shí)序邏輯電路則是由組合邏輯電路和存儲(chǔ)電路構(gòu)成,輸出結(jié)果不僅與當(dāng)前的輸入有關(guān),也與之前的輸入有關(guān)

同步時(shí)序邏輯電路與異步時(shí)序邏輯電路

同步時(shí)序邏輯電路和異步時(shí)序邏輯電路最明顯的區(qū)別就是是否有同一個(gè)時(shí)鐘源控制,如果是則是同步時(shí)序邏輯電路,不是則是異步時(shí)序邏輯電路。

比如IIC協(xié)議,SDA的寫入與讀寫都是由SCL時(shí)鐘線控制,是同步協(xié)議。uart則是異步協(xié)議

計(jì)數(shù)器

異步二進(jìn)制計(jì)數(shù)器
觸發(fā)器功能表和時(shí)序邏輯電路

如上圖可知,首先因?yàn)镽D非所以S全部為0,同時(shí)JK觸發(fā)器全部為1,所以一個(gè)下降沿一次翻轉(zhuǎn),分析可得波形圖如下所示

觸發(fā)器功能表和時(shí)序邏輯電路

D觸發(fā)器也可以構(gòu)成二進(jìn)制計(jì)數(shù)器,只需要將D計(jì)數(shù)器也能完成翻轉(zhuǎn)功能,因?yàn)镼的輸出是跟隨D的,所以只要將Q非的輸出接入D的輸入即可,如下圖所示,D觸發(fā)器可以看成T'觸發(fā)器

觸發(fā)器功能表和時(shí)序邏輯電路
同步計(jì)數(shù)器
觸發(fā)器功能表和時(shí)序邏輯電路

如上圖可知

觸發(fā)器功能表和時(shí)序邏輯電路
觸發(fā)器功能表和時(shí)序邏輯電路

功能圖與波形圖與異步計(jì)數(shù)器相同

寄存器

并行寄存器
觸發(fā)器功能表和時(shí)序邏輯電路

使用D觸發(fā)器的原因是輸出結(jié)果跟隨D的輸入

觸發(fā)器功能表和時(shí)序邏輯電路
右移寄存器
觸發(fā)器功能表和時(shí)序邏輯電路
觸發(fā)器功能表和時(shí)序邏輯電路

左移寄存器文章來(lái)源地址http://www.zghlxwxcb.cn/news/detail-511244.html

觸發(fā)器功能表和時(shí)序邏輯電路

到了這里,關(guān)于觸發(fā)器功能表和時(shí)序邏輯電路的文章就介紹完了。如果您還想了解更多內(nèi)容,請(qǐng)?jiān)谟疑辖撬阉鱐OY模板網(wǎng)以前的文章或繼續(xù)瀏覽下面的相關(guān)文章,希望大家以后多多支持TOY模板網(wǎng)!

本文來(lái)自互聯(lián)網(wǎng)用戶投稿,該文觀點(diǎn)僅代表作者本人,不代表本站立場(chǎng)。本站僅提供信息存儲(chǔ)空間服務(wù),不擁有所有權(quán),不承擔(dān)相關(guān)法律責(zé)任。如若轉(zhuǎn)載,請(qǐng)注明出處: 如若內(nèi)容造成侵權(quán)/違法違規(guī)/事實(shí)不符,請(qǐng)點(diǎn)擊違法舉報(bào)進(jìn)行投訴反饋,一經(jīng)查實(shí),立即刪除!

領(lǐng)支付寶紅包贊助服務(wù)器費(fèi)用

相關(guān)文章

  • verilog 學(xué)習(xí)筆記 —— 時(shí)序邏輯 Sequential Logics (Latches and Flip-Flops 鎖存器和觸發(fā)器)

    verilog 學(xué)習(xí)筆記 —— 時(shí)序邏輯 Sequential Logics (Latches and Flip-Flops 鎖存器和觸發(fā)器)

    1.?D flip-flop D觸發(fā)器 2.?D flip-flop? D觸發(fā)器 3.?DFF with reset? 帶復(fù)位的D觸發(fā)器? 4. 帶復(fù)位值的D觸發(fā)器 5. DFF with asynchronous reset 帶異步復(fù)位功能的 D觸發(fā)器 6.?DFF with byte enable? ?帶位啟動(dòng)的觸發(fā)器 7.?D Latch? D鎖存器 8.?DFF ?9.?DFF ? 10.?DFF+gate ? 11.?Mux and DFF ? 12.?DFFs and gates ? 13

    2024年02月04日
    瀏覽(14)
  • Quartus 實(shí)現(xiàn) D 觸發(fā)器及時(shí)序仿真

    Quartus 實(shí)現(xiàn) D 觸發(fā)器及時(shí)序仿真

    目錄 Quartus 實(shí)現(xiàn) D 觸發(fā)器及時(shí)序仿真 一.Quartus 輸入原理圖及時(shí)序仿真 1.創(chuàng)建工程 2.創(chuàng)建方框文件 3.編譯原理圖文件 4.創(chuàng)建 vwm 格式波形文件 5.時(shí)序波形仿真 二.用 Verilog 語(yǔ)言實(shí)現(xiàn) D 觸發(fā)器及時(shí)序仿真 1.編寫Verilog 文件 2.查看生成的電路圖 3.利用 Verilog 語(yǔ)言編寫測(cè)試代碼實(shí)現(xiàn)時(shí)序

    2024年02月04日
    瀏覽(26)
  • 「FPGA」基本時(shí)序電路元件——鎖存器和觸發(fā)器

    「FPGA」基本時(shí)序電路元件——鎖存器和觸發(fā)器

    FPGA是一種數(shù)字電路實(shí)現(xiàn)的方式,它是基于小型查找表(16X1)設(shè)計(jì)的,它的兄弟CPLD是基于高密度復(fù)雜組合邏輯設(shè)計(jì)的。FPGA的一個(gè)優(yōu)點(diǎn)是觸發(fā)器資源豐富,適合實(shí)現(xiàn)復(fù)雜的時(shí)序設(shè)計(jì)。本文將從 門級(jí)電路 的角度來(lái)介紹時(shí)序電路的基本結(jié)構(gòu),鎖存器(Latch)和觸發(fā)器(flip-flop)。

    2024年02月11日
    瀏覽(22)
  • 【FPGA】Verilog:時(shí)序電路 | 觸發(fā)器電路 | 上升沿觸發(fā) | 同步置位 | 異步置位

    【FPGA】Verilog:時(shí)序電路 | 觸發(fā)器電路 | 上升沿觸發(fā) | 同步置位 | 異步置位

    前言: 本章內(nèi)容主要是演示Vivado下利用Verilog語(yǔ)言進(jìn)行電路設(shè)計(jì)、仿真、綜合和下載 示例:觸發(fā)器電路 ?? ? 功能特性:?采用?Xilinx Artix-7 XC7A35T芯片? 配置方式:USB-JTAG/SPI Flash 高達(dá)100MHz 的內(nèi)部時(shí)鐘速度? 存儲(chǔ)器:2Mbit SRAM ??N25Q064A SPI Flash(樣圖舊款為N25Q032A) 通用IO:Sw

    2024年02月11日
    瀏覽(26)
  • educoder數(shù)字邏輯實(shí)訓(xùn):鎖存器和觸發(fā)器設(shè)計(jì)(Logisim)

    educoder數(shù)字邏輯實(shí)訓(xùn):鎖存器和觸發(fā)器設(shè)計(jì)(Logisim)

    第1關(guān):基本SR鎖存器的設(shè)計(jì) 任務(wù)描述 本關(guān)任務(wù):在Logisim中,構(gòu)建由兩個(gè)或非門構(gòu)成的基本SR鎖存器。 第2關(guān):門控SR鎖存器的設(shè)計(jì)? 任務(wù)描述 本關(guān)任務(wù):在Logisim中,在基本鎖存器的基礎(chǔ)上構(gòu)建門控SR鎖存器。 第3關(guān):與非門構(gòu)成的門控SR鎖存器的設(shè)計(jì)? 任務(wù)描述 本關(guān)任務(wù):在

    2024年02月04日
    瀏覽(40)
  • [從零開(kāi)始學(xué)習(xí)FPGA編程-32]:進(jìn)階篇 - 基本時(shí)序電路-D觸發(fā)器(Verilog語(yǔ)言)

    作者主頁(yè)(文火冰糖的硅基工坊):文火冰糖(王文兵)的博客_文火冰糖的硅基工坊_CSDN博客 本文網(wǎng)址:? 目錄 第1章 什么是時(shí)序電路 1.1 時(shí)序電路 1.2 什么是觸發(fā)器

    2023年04月08日
    瀏覽(28)
  • 常用3.3V與5V雙向平轉(zhuǎn)換方案、數(shù)字邏輯器件型號(hào)觸發(fā)器等

    常用3.3V與5V雙向平轉(zhuǎn)換方案、數(shù)字邏輯器件型號(hào)觸發(fā)器等

    目錄 總結(jié)電平轉(zhuǎn)換芯片: 一、常用的電平轉(zhuǎn)換芯片3.3V與5V雙向轉(zhuǎn)換芯片sn74lvc4245a sn74lvc4245a具有三態(tài)輸出的八路總線收發(fā)器和3.3V至5V移位器 二、常用的電平轉(zhuǎn)換9種方案(含74HC245、74LVC4245等) (1) 晶體管+上拉電阻法 (2) OC/OD 器件+上拉電阻法 (3) 74xHCT系列芯片升壓 (3.3V→5V) (4)

    2024年02月12日
    瀏覽(18)
  • 2021-06-10 Multisim的74LS192功能表及555時(shí)基74LS190

    2021-06-10 Multisim的74LS192功能表及555時(shí)基74LS190

    緣由https://ask.csdn.net/questions/7445811?spm=1005.2025.3001.5141以及60s倒計(jì)時(shí)電路連接后沒(méi)有顯示 - 24小時(shí)必答區(qū) 74LS192芯片是一個(gè)具有雙計(jì)數(shù)功能的芯片,既可以做加計(jì)數(shù),也可以做減計(jì)數(shù)。 1、A、B、C、D??? 置數(shù)輸入端,管腳懸空相當(dāng)于接低電平“0”; 2、Qa、Qb、Qc、Qd???? 數(shù)字信

    2024年02月06日
    瀏覽(25)
  • 數(shù)字邏輯實(shí)驗(yàn)之利用D觸發(fā)器,設(shè)計(jì)并實(shí)現(xiàn)三位扭環(huán)計(jì)數(shù)器

    數(shù)字邏輯實(shí)驗(yàn)之利用D觸發(fā)器,設(shè)計(jì)并實(shí)現(xiàn)三位扭環(huán)計(jì)數(shù)器

    【 實(shí)驗(yàn)要求 】: 采用Moore(摩爾型)電路,利用D觸發(fā)器,設(shè)計(jì)并實(shí)現(xiàn)三位扭環(huán)計(jì)數(shù)器并用Verilog編程語(yǔ)言寫出其代碼。 【 實(shí)驗(yàn)?zāi)康?】? 掌握時(shí)序邏輯電路的設(shè)計(jì)方法; 熟悉Vivado2014集成開(kāi)發(fā)環(huán)境和; 實(shí)現(xiàn)如下圖所示的三位扭環(huán)計(jì)數(shù)器。 ? 【 實(shí)驗(yàn)環(huán)境 】 FPGA虛擬仿真平臺(tái)。

    2024年02月03日
    瀏覽(113)
  • 實(shí)驗(yàn)四:集成觸發(fā)器功能測(cè)試及轉(zhuǎn)換

    實(shí)驗(yàn)四:集成觸發(fā)器功能測(cè)試及轉(zhuǎn)換

    一.實(shí)驗(yàn)?zāi)康呐c要求: ? ? ? ???? 1.悉并掌握RS、D、JK、T觸發(fā)器的構(gòu)成、工作原理和功能測(cè)試方法; ???? 2.掌握不同邏輯功能觸發(fā)器的相互轉(zhuǎn)換; ???? 3. 掌握三態(tài)觸發(fā)器和鎖存器的功能及使用方法; ???? 4. 學(xué)會(huì)觸發(fā)器、三態(tài)觸發(fā)器、鎖存器的應(yīng)用。 二.預(yù)習(xí)要求: (

    2024年02月06日
    瀏覽(16)

覺(jué)得文章有用就打賞一下文章作者

支付寶掃一掃打賞

博客贊助

微信掃一掃打賞

請(qǐng)作者喝杯咖啡吧~博客贊助

支付寶掃一掃領(lǐng)取紅包,優(yōu)惠每天領(lǐng)

二維碼1

領(lǐng)取紅包

二維碼2

領(lǐng)紅包