国产 无码 综合区,色欲AV无码国产永久播放,无码天堂亚洲国产AV,国产日韩欧美女同一区二区

實(shí)驗(yàn)四:集成觸發(fā)器功能測試及轉(zhuǎn)換

這篇具有很好參考價值的文章主要介紹了實(shí)驗(yàn)四:集成觸發(fā)器功能測試及轉(zhuǎn)換。希望對大家有所幫助。如果存在錯誤或未考慮完全的地方,請大家不吝賜教,您也可以點(diǎn)擊"舉報違法"按鈕提交疑問。

一.實(shí)驗(yàn)?zāi)康呐c要求:

?文章來源地址http://www.zghlxwxcb.cn/news/detail-462490.html

?

?

???? 1.悉并掌握RS、D、JK、T觸發(fā)器的構(gòu)成、工作原理和功能測試方法;

???? 2.掌握不同邏輯功能觸發(fā)器的相互轉(zhuǎn)換;

???? 3. 掌握三態(tài)觸發(fā)器和鎖存器的功能及使用方法;

???? 4. 學(xué)會觸發(fā)器、三態(tài)觸發(fā)器、鎖存器的應(yīng)用。

二.預(yù)習(xí)要求:

(1)復(fù)習(xí)各種觸發(fā)器的工作原理、邏輯功能及不同結(jié)構(gòu)形式觸發(fā)器的觸發(fā)方式、工作特性;

(2)熟悉集成D觸發(fā)器、JK觸發(fā)器、三態(tài)輸出RS觸發(fā)器、D鎖存器的引腳排列及功能;

(3)復(fù)習(xí)各種觸發(fā)器之間的功能轉(zhuǎn)換方法。

三.實(shí)驗(yàn)說明 :

? ? ? ?觸發(fā)器是具有記憶作用的基本單元,在時序電路中時必不可少的。觸發(fā)器具有兩個基本性質(zhì):

(1)在一定條件下,觸發(fā)器可以維持在兩種穩(wěn)定狀態(tài)上(0或1狀態(tài)之一保持不變);

(2)在一定的外加信號作用下,觸發(fā)器可以從一種狀態(tài)轉(zhuǎn)變成另一種穩(wěn)定狀態(tài)(0-1或1-0),也就是說,觸發(fā)器可記憶二進(jìn)制的0或1,故被用作二進(jìn)制的存儲單元。

? ? ? ?觸發(fā)器可以根據(jù)有無時鐘脈沖分為兩大類:基本觸發(fā)器和鐘控觸發(fā)器。

? ? ? ?從邏輯功能,即從觸發(fā)器次態(tài)和現(xiàn)態(tài)以及輸入信號之間的關(guān)系上,可以將鐘控觸發(fā)器分為RS觸發(fā)器、D觸發(fā)器、JK觸發(fā)器、T觸發(fā)器等幾種類型。當(dāng)CP有效時,

RS觸發(fā)器的特性方程是:Qn+1=S+RQn(約束條件:SR=0)

D觸發(fā)器的特性方程是:Qn+1=D

JK觸發(fā)器的特性方程是:Qn+1=JQn+KQn

T觸發(fā)器的特性方程是:Qn+1=TQn+TQn

T’觸發(fā)器的特性方程是:Qn+1=Qn

實(shí)驗(yàn)四:集成觸發(fā)器功能測試及轉(zhuǎn)換? ? ? ? ? ? ? ? ? ? (由于對csdn的編輯不是很了解復(fù)制自動就改成了這種格式,大家可以簡單參考一下?

? ? ? ?鐘控觸發(fā)器若按觸發(fā)器方式,可分為電平觸發(fā)(高電平觸發(fā)、低電平觸發(fā))、邊沿觸發(fā)(上升沿觸發(fā)、下降沿觸發(fā))和主從觸發(fā)三種。電平觸發(fā):在時鐘脈沖CP高(低)電平期間,觸發(fā)器接受控制輸入信號,從而改變其狀態(tài)。電平觸發(fā)方式的根本缺陷是空翻問題。邊沿觸發(fā):僅在時鐘CP的下降沿(1-0變化邊沿)或上升邊沿(0-1變化邊沿)觸發(fā)器才能接受控制輸入信號,從而改變狀態(tài)。主從觸發(fā):在時鐘脈沖CP高電平期間,主觸發(fā)器接受控制輸入信號,時鐘脈沖CP下降沿時刻從觸發(fā)器可以改變狀態(tài)——變?yōu)橹饔|發(fā)器的狀態(tài)。

四.實(shí)驗(yàn)設(shè)備:

1.雙蹤示波器;

2.RXB-1B數(shù)字電路實(shí)驗(yàn)箱;?

?3.74LS74(雙上升沿D觸發(fā)器)、74LS76(霜下降沿JK觸發(fā)器)、74LS86(四2輸入異或門)。

五、實(shí)驗(yàn)步驟

任務(wù)一? 維持-阻塞型D觸發(fā)器的功能測試

74LS74的引腳排列圖如圖1所示。圖中,SD、RD端分別為異步置1端、置0端(或稱異步置位、復(fù)位端),CP為時鐘脈沖端。

試按下面步驟做實(shí)驗(yàn):

  1. 分別在SD、RD端加低電平,觀察并記錄Q、Q端的狀態(tài)。當(dāng)SD、RD端同時加低電平時,輸出將為高電平,當(dāng)時此時如果SD、RD端再同時加高電平,對應(yīng)的輸出狀態(tài)是不確定的。
  2. 令SD、RD端為高電平,D端分別接入高、低電平,同時用手動脈沖作為CP,然后觀察并記錄當(dāng)CP為0-1時Q端狀態(tài)。
  3. 當(dāng)SD=RD=1、CP=0(或CP=1)時,改變D端信號,然后觀察Q端的狀態(tài)是否變化。整理上述實(shí)驗(yàn)數(shù)據(jù),并將結(jié)果填入表1中。
  4. 令SD=RD=1,將D和Q端相連,CP加入1kHz連續(xù)脈沖,然后用雙蹤示波器觀察并記錄Q相對于CP的波形。

實(shí)驗(yàn)四:集成觸發(fā)器功能測試及轉(zhuǎn)換

表1? D觸發(fā)器74LS74功能表

任務(wù)二 下降沿J-K觸發(fā)器功能測試

74LS76芯片的引腳排列圖如圖4-20所示。自擬實(shí)驗(yàn)步驟,測試其功能,并將結(jié)果填入表4-6中。

實(shí)驗(yàn)四:集成觸發(fā)器功能測試及轉(zhuǎn)換

實(shí)驗(yàn)四:集成觸發(fā)器功能測試及轉(zhuǎn)換

表4-6? 雙J-K下降沿觸發(fā)器74LS76功能表

實(shí)驗(yàn)四:集成觸發(fā)器功能測試及轉(zhuǎn)換

?

任務(wù)三? 觸發(fā)器功能轉(zhuǎn)換

  1. 分別將D觸發(fā)器和J-K觸發(fā)器轉(zhuǎn)換成T觸發(fā)器,并列出表達(dá)式,畫出實(shí)驗(yàn)接線圖;
  2. 接入1kHz連續(xù)脈沖,觀察各觸發(fā)器CP及Q端波形,并比較兩者的關(guān)系;

自擬實(shí)驗(yàn)數(shù)據(jù)表并填寫之。

實(shí)驗(yàn)四:集成觸發(fā)器功能測試及轉(zhuǎn)換?

由此可得:J=T,K=T?

實(shí)驗(yàn)四:集成觸發(fā)器功能測試及轉(zhuǎn)換

?

實(shí)驗(yàn)四:集成觸發(fā)器功能測試及轉(zhuǎn)換

?

實(shí)驗(yàn)四:集成觸發(fā)器功能測試及轉(zhuǎn)換

實(shí)驗(yàn)四:集成觸發(fā)器功能測試及轉(zhuǎn)換

?

?

五.實(shí)驗(yàn)數(shù)據(jù)和表格

實(shí)驗(yàn)四:集成觸發(fā)器功能測試及轉(zhuǎn)換

?

實(shí)驗(yàn)四:集成觸發(fā)器功能測試及轉(zhuǎn)換

?

實(shí)驗(yàn)四:集成觸發(fā)器功能測試及轉(zhuǎn)換

實(shí)驗(yàn)四:集成觸發(fā)器功能測試及轉(zhuǎn)換

?任務(wù)一:

實(shí)驗(yàn)四:集成觸發(fā)器功能測試及轉(zhuǎn)換實(shí)驗(yàn)四:集成觸發(fā)器功能測試及轉(zhuǎn)換

?實(shí)驗(yàn)四:集成觸發(fā)器功能測試及轉(zhuǎn)換

?任務(wù)二:

實(shí)驗(yàn)四:集成觸發(fā)器功能測試及轉(zhuǎn)換

?任務(wù)三:

實(shí)驗(yàn)四:集成觸發(fā)器功能測試及轉(zhuǎn)換

實(shí)驗(yàn)四:集成觸發(fā)器功能測試及轉(zhuǎn)換?

?六、實(shí)驗(yàn)結(jié)論與分析

(1)74LS74芯片的邏輯功能符合表達(dá)式:

實(shí)驗(yàn)四:集成觸發(fā)器功能測試及轉(zhuǎn)換

所以74LS74芯片是上升沿D觸發(fā)器。

(2)與Q端相連的電平指示燈以相等的時間間隔閃爍。當(dāng)74LS76芯片與74LS74芯片使用同一個時鐘信號時,與分別于兩者相連的電平指示燈都不斷閃爍,但兩者的電平指示燈是以等時間間隔交替著閃爍。

(3)當(dāng)由有74LS74改裝的T觸發(fā)器和由74LS76改裝的T觸發(fā)器接入同一個時鐘信號時,分別于兩者相連的電平指示燈以相等的時間間隔交替閃爍。說明兩者的狀態(tài)轉(zhuǎn)換的時刻不同.

七、實(shí)驗(yàn)總結(jié)

? ? ? ?這次實(shí)驗(yàn)因?yàn)槲矣姓J(rèn)真完成預(yù)習(xí)報告,所以對需要實(shí)驗(yàn)的觸發(fā)器的功能比較熟悉,而且實(shí)驗(yàn)一開始老師有帶領(lǐng)我們一起做,所以很快就知道了現(xiàn)態(tài)調(diào)整的方法。然后再結(jié)合自己預(yù)習(xí)的知識很好的完成了本次實(shí)驗(yàn)的全部任務(wù),并且在這次任務(wù)中掌握了相關(guān)的幾個觸發(fā)器的功能以及它們之間的轉(zhuǎn)換。

?

?

?

到了這里,關(guān)于實(shí)驗(yàn)四:集成觸發(fā)器功能測試及轉(zhuǎn)換的文章就介紹完了。如果您還想了解更多內(nèi)容,請?jiān)谟疑辖撬阉鱐OY模板網(wǎng)以前的文章或繼續(xù)瀏覽下面的相關(guān)文章,希望大家以后多多支持TOY模板網(wǎng)!

本文來自互聯(lián)網(wǎng)用戶投稿,該文觀點(diǎn)僅代表作者本人,不代表本站立場。本站僅提供信息存儲空間服務(wù),不擁有所有權(quán),不承擔(dān)相關(guān)法律責(zé)任。如若轉(zhuǎn)載,請注明出處: 如若內(nèi)容造成侵權(quán)/違法違規(guī)/事實(shí)不符,請點(diǎn)擊違法舉報進(jìn)行投訴反饋,一經(jīng)查實(shí),立即刪除!

領(lǐng)支付寶紅包贊助服務(wù)器費(fèi)用

相關(guān)文章

  • 數(shù)據(jù)庫原理及應(yīng)用實(shí)驗(yàn)報告-實(shí)驗(yàn)10-觸發(fā)器

    數(shù)據(jù)庫原理及應(yīng)用實(shí)驗(yàn)報告-實(shí)驗(yàn)10-觸發(fā)器

    ?實(shí)驗(yàn)題目 ? 實(shí)驗(yàn) 10觸發(fā)器 ?? 10.1 實(shí)驗(yàn)?zāi)康?通過實(shí)驗(yàn)使學(xué)生加深對數(shù)據(jù)完整性的理解,學(xué)會理解、創(chuàng)建和使用觸發(fā)器。 10.2 實(shí)驗(yàn)內(nèi)容 ? (用實(shí)驗(yàn)9的Teacher表) (1) 為 Teacher 表建立觸發(fā)器T1,當(dāng)插入或使更新表中的數(shù)據(jù)時,保證所操作的紀(jì)錄的 Tage 值大于0。 (2) 為 Teacher 表建立

    2024年02月05日
    瀏覽(19)
  • Mysql數(shù)據(jù)庫實(shí)驗(yàn)報告--實(shí)驗(yàn)五 存儲過程和觸發(fā)器

    Mysql數(shù)據(jù)庫實(shí)驗(yàn)報告--實(shí)驗(yàn)五 存儲過程和觸發(fā)器

    在這個系列會更新一些最近老師要求寫的實(shí)驗(yàn)報告~ 大家盡量對著我的文章做一個參考,不要盲目的cv,畢竟這個對于我們以后的工作學(xué)習(xí)還是十分重要的。 從這個實(shí)驗(yàn)開始,就不在cmd命令行里面進(jìn)行mysql數(shù)據(jù)庫的操作,因?yàn)榇a長度和代碼的復(fù)雜性,需使用 MySQL Workbench: 雙

    2024年02月09日
    瀏覽(101)
  • 持續(xù)集成交付CICD:Jenkins Pipeline與遠(yuǎn)程構(gòu)建觸發(fā)器

    持續(xù)集成交付CICD:Jenkins Pipeline與遠(yuǎn)程構(gòu)建觸發(fā)器

    目錄 一、實(shí)驗(yàn) 1.Jenkins Pipeline本地構(gòu)建觸發(fā)器 2.Jenkins Pipeline與遠(yuǎn)程構(gòu)建觸發(fā)器(第一種方式) 3.Jenkins Pipeline與遠(yuǎn)程構(gòu)建觸發(fā)器(第二種方式) 4.Jenkins Pipeline與遠(yuǎn)程構(gòu)建觸發(fā)器(第三種方式) 二、問題 1.pipeline插件依賴安裝報錯 2.控制臺輸出環(huán)境變量名沖突 3.并行構(gòu)建job存在

    2024年02月03日
    瀏覽(28)
  • 觸發(fā)器功能表和時序邏輯電路

    觸發(fā)器功能表和時序邏輯電路

    本人自用筆記 基本RS觸發(fā)器 S為Set,R為Reset,功能表為 其中觸發(fā)器的現(xiàn)態(tài)是指上一個狀態(tài),次態(tài)是指R,S觸發(fā)之后的狀態(tài)。 同步RS觸發(fā)器 在單片機(jī)中需要時鐘晶振來觸發(fā),不能總是手動,太麻煩了,所以推出了同步RS觸發(fā)器,同步觸發(fā)器引入了CP引腳,下面圖中CP高電平才是觸發(fā)

    2024年02月11日
    瀏覽(21)
  • 數(shù)據(jù)庫系統(tǒng)原理及MySQL應(yīng)用教程實(shí)驗(yàn)八觸發(fā)器創(chuàng)建與管理

    數(shù)據(jù)庫系統(tǒng)原理及MySQL應(yīng)用教程實(shí)驗(yàn)八觸發(fā)器創(chuàng)建與管理

    1.理解觸發(fā)器的概念與類型。 2.理解觸發(fā)器的功能及工作原理。 3.掌握創(chuàng)建、更改、刪除觸發(fā)器的方法。 4.掌握利用觸發(fā)器維護(hù)數(shù)據(jù)完整性的方法。 1.驗(yàn)證性實(shí)驗(yàn):某同學(xué)定義產(chǎn)品信息product表,并對其觸發(fā)器創(chuàng)建與管理 2.設(shè)計(jì)性試驗(yàn):某同學(xué)定義產(chǎn)品信息product表,并對其

    2024年02月04日
    瀏覽(26)
  • (十五)devops持續(xù)集成開發(fā)——jenkins流水線構(gòu)建策略配置及觸發(fā)器的使用

    (十五)devops持續(xù)集成開發(fā)——jenkins流水線構(gòu)建策略配置及觸發(fā)器的使用

    本節(jié)內(nèi)容我們主要介紹在Jenkins流水線中,其構(gòu)建過程中的一些構(gòu)建策略的配置,例如通過遠(yuǎn)程http構(gòu)建、定時任務(wù)構(gòu)建、輪詢SCM構(gòu)建、參數(shù)化構(gòu)建、Git hook鉤子觸發(fā)構(gòu)建等,可根據(jù)不同的需求完成不同構(gòu)建策略的配置。 - 構(gòu)建策略說明: - 測試驗(yàn)證 - 構(gòu)建說明 - 測試驗(yàn)證 - 配置

    2024年02月21日
    瀏覽(39)
  • 數(shù)字邏輯實(shí)驗(yàn)之利用D觸發(fā)器,設(shè)計(jì)并實(shí)現(xiàn)三位扭環(huán)計(jì)數(shù)器

    數(shù)字邏輯實(shí)驗(yàn)之利用D觸發(fā)器,設(shè)計(jì)并實(shí)現(xiàn)三位扭環(huán)計(jì)數(shù)器

    【 實(shí)驗(yàn)要求 】: 采用Moore(摩爾型)電路,利用D觸發(fā)器,設(shè)計(jì)并實(shí)現(xiàn)三位扭環(huán)計(jì)數(shù)器并用Verilog編程語言寫出其代碼。 【 實(shí)驗(yàn)?zāi)康?】? 掌握時序邏輯電路的設(shè)計(jì)方法; 熟悉Vivado2014集成開發(fā)環(huán)境和; 實(shí)現(xiàn)如下圖所示的三位扭環(huán)計(jì)數(shù)器。 ? 【 實(shí)驗(yàn)環(huán)境 】 FPGA虛擬仿真平臺。

    2024年02月03日
    瀏覽(113)
  • 【計(jì)算機(jī)組成與體系結(jié)構(gòu)Ⅰ】實(shí)驗(yàn)7 IP核的使用、D觸發(fā)器

    【計(jì)算機(jī)組成與體系結(jié)構(gòu)Ⅰ】實(shí)驗(yàn)7 IP核的使用、D觸發(fā)器

    一、實(shí)驗(yàn)?zāi)康?1:學(xué)會設(shè)計(jì)用IP核和原理圖的方式設(shè)計(jì)電路,完成涉及1位數(shù)據(jù)的2選1多路選擇器。 2:設(shè)計(jì)帶異步置零和寫使能端的D觸發(fā)器。 二、實(shí)驗(yàn)環(huán)境 軟件:Vivado 2015.4 操作系統(tǒng):Windows 10 三、實(shí)驗(yàn)內(nèi)容 2.2.1 多路選擇器的設(shè)計(jì) 1:添加IP核文件 ? 2:添加bd文件,在Block De

    2024年02月13日
    瀏覽(19)
  • 脈沖觸發(fā)的觸發(fā)器(主從觸發(fā)器)

    脈沖觸發(fā)的觸發(fā)器(主從觸發(fā)器)

    脈沖觸發(fā)的動作特點(diǎn): (1)觸發(fā)器的翻轉(zhuǎn)分兩步動作。 第一步:當(dāng)CLK以高電平為有效信號時,在CLK= 1期間主觸發(fā)器接收輸入端(S、R或J、K)的信號,被置成相應(yīng)的狀態(tài),而從觸發(fā)器不動。 第二步: CLK下降沿到來時從觸發(fā)器按照主觸發(fā)器的狀態(tài)翻轉(zhuǎn),所以Q、Q’端狀態(tài)的改變發(fā)生在

    2024年02月04日
    瀏覽(23)
  • 【FGPA】Verilog:JK 觸發(fā)器 | D 觸發(fā)器 | T 觸發(fā)器 | D 觸發(fā)器的實(shí)現(xiàn)

    【FGPA】Verilog:JK 觸發(fā)器 | D 觸發(fā)器 | T 觸發(fā)器 | D 觸發(fā)器的實(shí)現(xiàn)

    0x00 JK 觸發(fā)器 JK 觸發(fā)器是 RS 觸發(fā)器和 T 觸發(fā)器的組合,有兩個輸入端 J 和 K,如果兩個輸入端都等于 1,則將當(dāng)前值反轉(zhuǎn)。 行為表

    2024年02月05日
    瀏覽(31)

覺得文章有用就打賞一下文章作者

支付寶掃一掃打賞

博客贊助

微信掃一掃打賞

請作者喝杯咖啡吧~博客贊助

支付寶掃一掃領(lǐng)取紅包,優(yōu)惠每天領(lǐng)

二維碼1

領(lǐng)取紅包

二維碼2

領(lǐng)紅包