国产 无码 综合区,色欲AV无码国产永久播放,无码天堂亚洲国产AV,国产日韩欧美女同一区二区

硬件基礎-時序邏輯電路-觸發(fā)器畫波形圖問題解析

這篇具有很好參考價值的文章主要介紹了硬件基礎-時序邏輯電路-觸發(fā)器畫波形圖問題解析。希望對大家有所幫助。如果存在錯誤或未考慮完全的地方,請大家不吝賜教,您也可以點擊"舉報違法"按鈕提交疑問。

本文章可能只適合軟件工程專業(yè)對于計算機硬件基礎。對于專業(yè)數(shù)電的朋友可能就是小巫見大巫了,筆者才疏學淺,僅供本專業(yè)基礎課程同學的參考,如有錯誤希望大佬斧正!

先來看下下面這道題:

試畫出圖(a)所示電路中觸發(fā)器輸出Q1、Q2端的波形,CLK的波形如圖(b)所示。(設Q初始狀態(tài)為0)

d觸發(fā)器波形圖怎么畫,硬件工程,軟件工程

這道題從圖中可以看出是兩個D觸發(fā)器

所以第一步是需要些D觸發(fā)器的基礎知識:

特征方程:Q^(n+1) = D

狀態(tài)轉(zhuǎn)換:

-------------------------
    D           Q^(n+1)
-------------------------
    0             0
-------------------------
    1             1
-------------------------

1.標記連接:1.?d觸發(fā)器波形圖怎么畫,硬件工程,軟件工程

看一下圖中標紅的連接不難得出:

D1 = Q2

D2 = /Q1?

再結(jié)合特征方程易得:

Q1^(n+1) = D1 = Q2

Q2^(n+1) = D2 = /Q1

通過上邊得出的結(jié)論就可以來畫圖了:

本圖連接時鐘后每到時鐘信號0->1時觸發(fā)器出發(fā)所以先將觸發(fā)點標出,初始狀態(tài)Q1=Q2=0

d觸發(fā)器波形圖怎么畫,硬件工程,軟件工程

下來分別將上邊推導出來的公式帶入即可:

d觸發(fā)器波形圖怎么畫,硬件工程,軟件工程

再看一個例子:

試畫出圖(a)所示電路中觸發(fā)器輸出Q1、Q2端的波形,CLK的波形如圖(b)所示。(設Q初始狀態(tài)為0)

d觸發(fā)器波形圖怎么畫,硬件工程,軟件工程

1.標記連接d觸發(fā)器波形圖怎么畫,硬件工程,軟件工程?

這個電路有個不同之處在時鐘信號上,D觸發(fā)器的信號是CLK但是J-K觸發(fā)器的是/CLK,這意味著J-K觸發(fā)器會在1->0時觸發(fā)。

2.基礎知識:

D觸發(fā)器就跳過了,上邊有

J-K觸發(fā)器:

特征方程:Q^(n+1) = J/Qn+/KQn

狀態(tài)轉(zhuǎn)換:

-------------------------------
    J         K        Q^(n+1)
-------------------------------
    0         0          Q^n
-------------------------------
    0         1           0
-------------------------------
    1         0           1
-------------------------------
    1         1           /Q^n

?3.分析連接:

D1 = /Q1

K2= Q1

J2 = 1

4.結(jié)合特征方程推斷:

Q1^(n+1) = D1 = /Q1

Q2^(n+1) = /Q2+/Q1Q2

5.標記觸發(fā)點,橙色為Q1觸發(fā),紫色為Q2觸發(fā):

d觸發(fā)器波形圖怎么畫,硬件工程,軟件工程

6.帶入公式畫圖,與1題同理。

略.........................?文章來源地址http://www.zghlxwxcb.cn/news/detail-786633.html

到了這里,關(guān)于硬件基礎-時序邏輯電路-觸發(fā)器畫波形圖問題解析的文章就介紹完了。如果您還想了解更多內(nèi)容,請在右上角搜索TOY模板網(wǎng)以前的文章或繼續(xù)瀏覽下面的相關(guān)文章,希望大家以后多多支持TOY模板網(wǎng)!

本文來自互聯(lián)網(wǎng)用戶投稿,該文觀點僅代表作者本人,不代表本站立場。本站僅提供信息存儲空間服務,不擁有所有權(quán),不承擔相關(guān)法律責任。如若轉(zhuǎn)載,請注明出處: 如若內(nèi)容造成侵權(quán)/違法違規(guī)/事實不符,請點擊違法舉報進行投訴反饋,一經(jīng)查實,立即刪除!

領(lǐng)支付寶紅包贊助服務器費用

相關(guān)文章

  • 【FPGA】Verilog:時序電路 | 觸發(fā)器電路 | 上升沿觸發(fā) | 同步置位 | 異步置位

    【FPGA】Verilog:時序電路 | 觸發(fā)器電路 | 上升沿觸發(fā) | 同步置位 | 異步置位

    前言: 本章內(nèi)容主要是演示Vivado下利用Verilog語言進行電路設計、仿真、綜合和下載 示例:觸發(fā)器電路 ?? ? 功能特性:?采用?Xilinx Artix-7 XC7A35T芯片? 配置方式:USB-JTAG/SPI Flash 高達100MHz 的內(nèi)部時鐘速度? 存儲器:2Mbit SRAM ??N25Q064A SPI Flash(樣圖舊款為N25Q032A) 通用IO:Sw

    2024年02月11日
    瀏覽(26)
  • 「FPGA」基本時序電路元件——鎖存器和觸發(fā)器

    「FPGA」基本時序電路元件——鎖存器和觸發(fā)器

    FPGA是一種數(shù)字電路實現(xiàn)的方式,它是基于小型查找表(16X1)設計的,它的兄弟CPLD是基于高密度復雜組合邏輯設計的。FPGA的一個優(yōu)點是觸發(fā)器資源豐富,適合實現(xiàn)復雜的時序設計。本文將從 門級電路 的角度來介紹時序電路的基本結(jié)構(gòu),鎖存器(Latch)和觸發(fā)器(flip-flop)。

    2024年02月11日
    瀏覽(22)
  • [從零開始學習FPGA編程-32]:進階篇 - 基本時序電路-D觸發(fā)器(Verilog語言)

    作者主頁(文火冰糖的硅基工坊):文火冰糖(王文兵)的博客_文火冰糖的硅基工坊_CSDN博客 本文網(wǎng)址:? 目錄 第1章 什么是時序電路 1.1 時序電路 1.2 什么是觸發(fā)器

    2023年04月08日
    瀏覽(28)
  • verilog 學習筆記 —— 時序邏輯 Sequential Logics (Latches and Flip-Flops 鎖存器和觸發(fā)器)

    verilog 學習筆記 —— 時序邏輯 Sequential Logics (Latches and Flip-Flops 鎖存器和觸發(fā)器)

    1.?D flip-flop D觸發(fā)器 2.?D flip-flop? D觸發(fā)器 3.?DFF with reset? 帶復位的D觸發(fā)器? 4. 帶復位值的D觸發(fā)器 5. DFF with asynchronous reset 帶異步復位功能的 D觸發(fā)器 6.?DFF with byte enable? ?帶位啟動的觸發(fā)器 7.?D Latch? D鎖存器 8.?DFF ?9.?DFF ? 10.?DFF+gate ? 11.?Mux and DFF ? 12.?DFFs and gates ? 13

    2024年02月04日
    瀏覽(14)
  • 數(shù)字電路和模擬電路-8觸發(fā)器

    數(shù)字電路和模擬電路-8觸發(fā)器

    前言: 掌握鎖存器原理及應用 基本SR鎖存器 鐘控SR鎖存器 鐘控D鎖存器 鐘控D鎖存器的動態(tài)參數(shù) 掌握觸發(fā)器原理及應用 主從觸發(fā)器 維持阻塞觸發(fā)器 其它功能的觸發(fā)器 目錄 一、基本SR鎖存器 1、雙穩(wěn)態(tài)電路(Bistate Elements) 2、由或非門構(gòu)成的基本SR鎖存器 3、由與非門構(gòu)成的基

    2024年02月04日
    瀏覽(23)
  • Quartus 實現(xiàn) D 觸發(fā)器及時序仿真

    Quartus 實現(xiàn) D 觸發(fā)器及時序仿真

    目錄 Quartus 實現(xiàn) D 觸發(fā)器及時序仿真 一.Quartus 輸入原理圖及時序仿真 1.創(chuàng)建工程 2.創(chuàng)建方框文件 3.編譯原理圖文件 4.創(chuàng)建 vwm 格式波形文件 5.時序波形仿真 二.用 Verilog 語言實現(xiàn) D 觸發(fā)器及時序仿真 1.編寫Verilog 文件 2.查看生成的電路圖 3.利用 Verilog 語言編寫測試代碼實現(xiàn)時序

    2024年02月04日
    瀏覽(26)
  • D觸發(fā)器競賽4人搶答電路

    D觸發(fā)器競賽4人搶答電路

    D觸發(fā)器和與非門設計智力競賽4人搶答電路,設有4個開關(guān)(S0~S3),另有4個指示燈,第一搶答者(第一個按下開關(guān)時)所對應的指示燈亮,其它三個開關(guān)任一個再按下時,其它三個指示燈也不會亮。 邏輯圖 在搶答前,四人都處于高電位,搶答時按下按鍵,轉(zhuǎn)化為低電位,產(chǎn)

    2024年02月11日
    瀏覽(53)
  • educoder數(shù)字邏輯實訓:鎖存器和觸發(fā)器設計(Logisim)

    educoder數(shù)字邏輯實訓:鎖存器和觸發(fā)器設計(Logisim)

    第1關(guān):基本SR鎖存器的設計 任務描述 本關(guān)任務:在Logisim中,構(gòu)建由兩個或非門構(gòu)成的基本SR鎖存器。 第2關(guān):門控SR鎖存器的設計? 任務描述 本關(guān)任務:在Logisim中,在基本鎖存器的基礎上構(gòu)建門控SR鎖存器。 第3關(guān):與非門構(gòu)成的門控SR鎖存器的設計? 任務描述 本關(guān)任務:在

    2024年02月04日
    瀏覽(40)
  • 常用3.3V與5V雙向平轉(zhuǎn)換方案、數(shù)字邏輯器件型號觸發(fā)器等

    常用3.3V與5V雙向平轉(zhuǎn)換方案、數(shù)字邏輯器件型號觸發(fā)器等

    目錄 總結(jié)電平轉(zhuǎn)換芯片: 一、常用的電平轉(zhuǎn)換芯片3.3V與5V雙向轉(zhuǎn)換芯片sn74lvc4245a sn74lvc4245a具有三態(tài)輸出的八路總線收發(fā)器和3.3V至5V移位器 二、常用的電平轉(zhuǎn)換9種方案(含74HC245、74LVC4245等) (1) 晶體管+上拉電阻法 (2) OC/OD 器件+上拉電阻法 (3) 74xHCT系列芯片升壓 (3.3V→5V) (4)

    2024年02月12日
    瀏覽(18)
  • 數(shù)字邏輯實驗之利用D觸發(fā)器,設計并實現(xiàn)三位扭環(huán)計數(shù)器

    數(shù)字邏輯實驗之利用D觸發(fā)器,設計并實現(xiàn)三位扭環(huán)計數(shù)器

    【 實驗要求 】: 采用Moore(摩爾型)電路,利用D觸發(fā)器,設計并實現(xiàn)三位扭環(huán)計數(shù)器并用Verilog編程語言寫出其代碼。 【 實驗目的 】? 掌握時序邏輯電路的設計方法; 熟悉Vivado2014集成開發(fā)環(huán)境和; 實現(xiàn)如下圖所示的三位扭環(huán)計數(shù)器。 ? 【 實驗環(huán)境 】 FPGA虛擬仿真平臺。

    2024年02月03日
    瀏覽(113)

覺得文章有用就打賞一下文章作者

支付寶掃一掃打賞

博客贊助

微信掃一掃打賞

請作者喝杯咖啡吧~博客贊助

支付寶掃一掃領(lǐng)取紅包,優(yōu)惠每天領(lǐng)

二維碼1

領(lǐng)取紅包

二維碼2

領(lǐng)紅包