第3章子陣運(yùn)算處理模塊硬件電路設(shè)計(jì)
確定使用查表法實(shí)現(xiàn)波控系統(tǒng)方案以后，需要對它的硬件電路進(jìn)行設(shè)計(jì)。波控系統(tǒng)的硬件電路主要由波控主機(jī)和子陣模塊兩部分組成。 波控主機(jī)在一般情況下都會使用通用成熟的模塊，不需要我們進(jìn)行設(shè)計(jì)。子陣模塊的硬件電路的設(shè)計(jì)是重點(diǎn)。子陣模塊確定了以FPGA 芯片為核心處理器的片上 Nios I 系統(tǒng)設(shè)計(jì)方案，改變了傳統(tǒng)的以ARM或DSP為 核心器件的設(shè)計(jì)思路，充分發(fā)揮了 FPGA 的處理速度快以及片上系統(tǒng)擴(kuò)展性好的優(yōu)點(diǎn)。

本章中將會詳細(xì)介紹此方案，對子陣模塊的各個(gè)功能模塊進(jìn)行選擇，詳細(xì)分析各硬件模塊的特性、原理以及主要實(shí)現(xiàn)的功能。

3.1 FPGA芯片

3.11 FPGA的概念
FPGA(Field-Programmable Gate Array)，即現(xiàn)場可編程門陣列，它是在PAL、GAL、CPLD等可編程器件的基礎(chǔ)上進(jìn)一步發(fā)展的產(chǎn)物119。
FPGA 是一種半定制的電路，但其也是集成電路 (ASIC)的一種。它的出現(xiàn)極大的克服了傳統(tǒng)電路的各類缺點(diǎn)，是一種適合現(xiàn)代科技發(fā)展需要的電路。它既克服了以前可編程器件門電路數(shù)有限的缺點(diǎn)，又解決了定制電路的不足，是一種新型電路。對其進(jìn)行開發(fā)配置，它能完成任何數(shù)字電路能完成的功能，上至高性能的 CPU，下至最簡單的74系列電路，都能實(shí)現(xiàn)。圖3.1是幾種市面上常用的FPGA 芯片的型號。

?

FPGA的內(nèi)部就相當(dāng)于有相當(dāng)數(shù)量的邏輯塊而系統(tǒng)設(shè)計(jì)師只需要根據(jù)自己不同的需要，將用到的邏輯塊連接起來，讓其完成一定的功能[20。設(shè)計(jì)師們一方面深入開發(fā)現(xiàn)有可編程邏輯器件的功能，提高使用效率的同時(shí)，另一方面設(shè)計(jì)師根據(jù)市場的需求不斷的改進(jìn)設(shè)計(jì)工藝和設(shè)計(jì)思想，使 FPGA 在功能和結(jié)構(gòu)設(shè)計(jì)上也在不斷的更新中比如可以鑲嵌內(nèi)核，CPU處理器以及DSP 信號處理器等。現(xiàn)如今，新一代的FPGA可以實(shí)現(xiàn)軟硬件協(xié)同設(shè)計(jì)，可以實(shí)現(xiàn) SOPC 設(shè)計(jì)，更加提高了其可靠性和實(shí)用性。

3.11 FPGA的基本結(jié)構(gòu)

FPGA由6部分組成，分別為可編程輸入/輸出單元、基本可編程邏輯單元、嵌入式塊 RAM、豐富的布線資源、底層嵌入功能單元和內(nèi)嵌專用硬核等I21]。1、可編程輸入/輸出單元(I/O單元)
I/0單元是FPGA的與外部電路連接的接口，并且通過軟件編程可以完成對 I/O接口的配置。設(shè)計(jì)師只需要用硬件描述語言對接口進(jìn)行設(shè)置，就能使接口適應(yīng)不同系統(tǒng)需要的電器標(biāo)準(zhǔn)以及不同的接口特性。
2、基本可編程邏輯單元(LE)
寄存器和是查找表是FPGA的基本的可編程邏輯單元。FPGA內(nèi)部的寄存器通過配置可以成為不同的結(jié)構(gòu)以滿足系統(tǒng)的需要，例如可以配置成觸發(fā)器、鎖存器等等。對比寄存器，查找表的功能比較單一，只能完成純組合邏輯的功能。不同的 FPGA 商的寄存器和查找表的內(nèi)結(jié)構(gòu)會有不一樣的地方，并且它們的組合模式也不盡相同，一般比較經(jīng)典的基本可編程邏輯單元是由一個(gè)寄存器加一個(gè)查找表的結(jié)構(gòu)[22]。數(shù)量比率不同的LUT和Register就可以完成器件的選型和規(guī)模的估算。
3、入式塊RAM
嵌入式塊RAM是FPGA的基本結(jié)構(gòu)之一，由于它的存在，大大的提高了FPGA在各個(gè)領(lǐng)域使用的范圍。經(jīng)過對塊 RAM 的配置，可以將其配置為內(nèi)容地址存儲器(CAM)、單端口RAM、雙端口RAM以及FIFO等常用的存儲結(jié)構(gòu)123。因?yàn)槠渌娜鏡AM、FIFO等概念是比較常見的，在這里就不詳細(xì)介紹了。CAM，即內(nèi)容地址存儲器，因?yàn)槠涔ぷ髂Ｊ教厥?，故其常用丁路由的地址交換器中。其工作原理是 CAM存儲器的內(nèi)部都會有一個(gè)比較邏輯,寫入CAM中的每個(gè)數(shù)據(jù)都會和其內(nèi)部的數(shù)據(jù)進(jìn)行比較，然后輸出的是與端口數(shù)據(jù)相同的數(shù)據(jù)的地址。

4、豐富的布線資源
FPGA內(nèi)部的所有資源靠布線資源來連通，信號在傳輸時(shí)線上的驅(qū)動能力和傳輸速度由布線的長度和制造線的工藝決定[23]。
布線資源分為以下幾類:
(1)全局性的專用布線資源:用于完成全局復(fù)位和全局時(shí)鐘時(shí)的布線:
(2)長線資源:由于一個(gè) FPGA 芯片都是由幾個(gè) BANK 組成的，因此長線資源是用來完成BANK 之間的信號的傳輸
(3)短線資源:用來完成寄存器 (Register)和是查找表(LUT)之間的布線(4)其他:FPGA 內(nèi)部其他邏輯單元之間的信號控制線
5、底層嵌入功能單元
FPGA會有一些嵌入式的功能模塊用來提升 FPGA的運(yùn)算速度或者完成其他功這種通用程度高的嵌入式的模塊就叫做底層嵌入功能單元124]。比如常用的鎖相環(huán)能，(PLL)、DLL(Delay Locked Loop)、DSP(Digital Signal Processing)和CPU等。

6、內(nèi)嵌專用硬核
內(nèi)嵌專用硬核是指通用程度相對較低，只是在某些FPGA 內(nèi)才會嵌入的，不是所有的FPGA都會有硬核的。也是FPGA的基本結(jié)構(gòu)之一。3.13FPGA芯片選擇
子陣模塊主芯片選用的是CycloneII 系列FPGA中的EP2C8Q208C8N 。該器件是Altera 公司的第二代 Cyclone 器件中的典型產(chǎn)品，繼承和發(fā)展了第一代產(chǎn)品的優(yōu)點(diǎn)并對第一代產(chǎn)品的不足進(jìn)行了改進(jìn)。在性能各方面都有很大的提升。該器件有 4608到68416個(gè)LE，并具有一整套最佳功能，包括鎖環(huán) (PLL)、4kbit 入式存儲器塊高速差分 I/0能力、專用外部存儲器接口電路等等12S1。邏輯容量相對第一代的器件來說，增加了三倍。器件采用300毫米晶圓，以TSMC成功的90nm 工藝為基礎(chǔ)，和同類的90nmFPGA 相比較，在性能上有了將近60%的提供，但是功耗降低了近一半。鑒于器件高的性能、低廉的價(jià)格，使CycloneII 系列FPGA在汽車、通信、消費(fèi)電子等名個(gè)領(lǐng)域都有了廣泛的應(yīng)用。
選擇EP2C8Q208C8N 做為子陣模塊的主控芯片的第二個(gè)原因就是該器件支持基于NiosII 的片上系統(tǒng)開發(fā)。并且還可以靈活的對器件進(jìn)行配置和外設(shè)的擴(kuò)展，在并行事件處理速度方面會有很大的提升。一個(gè)FPGA 器件還可同時(shí)放置多個(gè) iosII軟核大大提高了處理器的效率，對推動產(chǎn)品的研發(fā)速度有很大的幫助126]
3.2子陣運(yùn)算處理模塊硬件電路設(shè)計(jì)

本設(shè)計(jì)采用Altera公司的FPGA 芯片EP2C8Q208C8N 來搭建NiosII處理器對系統(tǒng)進(jìn)行嵌入式開發(fā)。整個(gè)子陣運(yùn)算處理模塊系統(tǒng)框圖如圖3.2所示。整個(gè)硬件系統(tǒng)主要可分為兩個(gè)部分:
第··部分:主要是外部的接口電路以及驅(qū)動電路、移相器等。接口電路主要是接口芯片，以此來實(shí)現(xiàn)波控主機(jī)與子陣運(yùn)算處理模塊之間的通信協(xié)議。
第二部分:整個(gè)FPGA 入式系統(tǒng)必要的功能模塊，包括電源模塊、片外存儲器單元模塊、系統(tǒng)配置電路模塊等等。

?整個(gè)系統(tǒng)的工作過程
波控主機(jī)首先發(fā)送控制信號，子陣運(yùn)算控制模塊首先根據(jù)控制信號中的工作方式控制字判斷工作方式。
子陣運(yùn)算處理模塊接收來自波控主機(jī)的控制信號，CPU根據(jù)工作方式字判斷工作方式。子陣運(yùn)算處理模塊有工作、組件檢測、自檢和在線更新四種工作方式。
在工作的模式下,根據(jù)地址信息在FLASH 中查找出相應(yīng)的波控碼，同時(shí)在LASH中查找出補(bǔ)償碼，經(jīng)過CPU運(yùn)算相加以后，存儲到 SDRAM中，當(dāng)定時(shí)信號到來時(shí)送至移相器，完成波束的控制。
其他工作模式下的工作過程在第四章有會詳細(xì)的介紹
3.3 硬件電路及外圍芯片的設(shè)計(jì)
確定子陣運(yùn)算處理模塊的總體設(shè)計(jì)方案以后，要對子陣模塊的 FPGA 主芯片以及外圍電路進(jìn)行設(shè)計(jì)，包括電源、配置電路、外圍存儲芯片、移相器、衰減器等一系列器件。

3.31FPGA主芯片的電路連接圖

根據(jù)子陣運(yùn)算處理模塊的硬件電路圖，本著布線距離短，實(shí)現(xiàn)最佳的信號完整性的原則，根據(jù)EP2C80208C8N 的引腳分布，設(shè)計(jì)時(shí)將用到的FPGA引腳全部標(biāo)記出來與相關(guān)的外圍電路合理連接，就能完成對子陣運(yùn)算處理模塊的硬件電路的設(shè)計(jì)。FPGA芯片與外圍電路管腳連接如圖 3.3 所示。

3.32電源部分
主處理器FPGA的電壓主要分為兩種需求，一種是為接口電路器件供電，其工作電壓一般為+3.3V，另一種是為FPGA 內(nèi)核供電其工作電壓為+1.2V。系統(tǒng)提供的外界電壓一般都為+5V，所以我們選擇芯片MSK5230作為電壓轉(zhuǎn)換芯片。該芯片的輸出精度非常高，大約在 1%以內(nèi)，負(fù)載電流可達(dá)到3A，能滿足子陣模塊的電壓需求。硬件電路原理圖如圖3.4和3.5所示。

?

?

3.3.3 接口電路部分

接口電路是子陣運(yùn)算處理模塊與波控主機(jī)的信息交互窗口，波控主機(jī)通過接口電路將控制命令和控制信號發(fā)送到子陣運(yùn)算處理模塊
發(fā)送端主要是將主機(jī)發(fā)送的信號轉(zhuǎn)換為一對符合要求的差分信號，在差分傳輸線上進(jìn)行傳輸，此過程采用芯片 DS96173ME 來完成。芯片采用L-FAST 工藝，低功耗,高性能，三態(tài)輸出，并可對總線傳輸進(jìn)行優(yōu)化。芯片DS96173ME 符合EIA的RS-422協(xié)議，可滿足多點(diǎn)傳輸?shù)囊?7，熱待機(jī)保護(hù)，有三種封裝方式。電路原理圖如圖3.6
所示。接收端主要是將接收到的差分信號轉(zhuǎn)換為實(shí)際信號，然后再傳送至子陣模塊，完成天線單元的控制，這個(gè)信號轉(zhuǎn)換采用芯片 DS96172ME。該芯片輸入阻抗、靈敏度都很高。該芯片滿足EIA 標(biāo)準(zhǔn)的RS-422 協(xié)議，采用L-FAST 制作工藝，抗干擾能力很強(qiáng)，可進(jìn)行多點(diǎn)總線傳輸127。軍用溫度范圍;輸入滯后典型值:50mV;同樣有三種封裝方式。具體的電路原理圖如圖3.7所示?

?3.3.4 配置電路部分

當(dāng)子陣運(yùn)算處理模塊接收到控制信號后，就可以對FPGA 芯片進(jìn)行編程配置，經(jīng)過QuartusII編譯器把器件引腳分配、邏輯單元等信息轉(zhuǎn)換為配置文件，將程序通過下載線下載到芯片，完成整個(gè)配置過程。設(shè)計(jì)采用的JTAG配置模式配置電路如圖3.8通常帶電情況下，運(yùn)算程序可通過JTAG接口下載模式經(jīng)下載線直接下載至片內(nèi)存儲器SRAM內(nèi)。但掉電后下載的程序會丟失，上電后必須重新下載才可以運(yùn)行該程序?。

為防止因掉電而導(dǎo)致的程序代碼丟失系統(tǒng)開發(fā)還需要設(shè)計(jì)專門的配置電路擴(kuò)展片外存儲，以便在完成工程編譯和仿真后對主芯片進(jìn)行配置或編程，完成芯片配置信息和NIOSII中C語言程序的存儲和讀取功能。為此本設(shè)計(jì)還設(shè)計(jì)了基于Altera 串行配置器件EPCS4的AS (Active serial)配置。其中EPCS4SI8 為4Mbit 配置芯片，在壓縮配置文件后約占總存儲容量的三分之一，其余存儲空間可用于存儲NIOSII處理程序。由于該器件的系統(tǒng)可編程性和利于系統(tǒng)小型化設(shè)計(jì)，為 Cyclone 系列產(chǎn)品提供了很好的補(bǔ)充。圖3.9為整個(gè)AS配置電路電路圖，其中還設(shè)計(jì)了重配置電路。

?

EP2C8有專為配置電路預(yù)留的引腳。配置的過程是:當(dāng)NCSO引腳為低電平時(shí)配置芯片被驅(qū)動。通過ASD引腳向串行配置芯片EPCS4發(fā)送控制信號并讀取程序地址，通過 DATA引腳將配置信息發(fā)送給EP2C8的DATAO 腳上。當(dāng)所有配置信息發(fā)送完畢后，CONF DONE腳變成高電平，同時(shí)EP2C8停止時(shí)鐘信號。此時(shí)開始整個(gè)初始化過程。
3.3.5SDRAM電路
伴隨數(shù)據(jù)處理技術(shù)的日新月異，促進(jìn)了數(shù)據(jù)處理電路中最常用的存儲器，同步動態(tài)隨機(jī)存儲器 SDRAM因其存儲量大、讀寫速度快、價(jià)格低、支持突發(fā)式讀寫等優(yōu)點(diǎn)
被廣泛應(yīng)用于嵌入式系統(tǒng)中[28]。
本設(shè)計(jì)中使用的存儲器型號為K4S641632F，它的存儲容量為8M字節(jié)，工作電壓為3.3V，常見封裝為54腳TSOP，兼容LVTTL 接口，支持自動刷新(Auto-Refresh)和自刷新(self-Refresh)，16位數(shù)據(jù)寬度。
當(dāng)波控系統(tǒng)在工作模式下，SDRAM在存儲器用于存儲波控碼與補(bǔ)償碼相加以后的得到的結(jié)果，當(dāng)定時(shí)信號啟動后，控制數(shù)據(jù)轉(zhuǎn)化成對應(yīng)的脈沖信號，經(jīng)驅(qū)動電路驅(qū)動后完成對移相器的控制。當(dāng)系統(tǒng)工作在其他模式下時(shí)，用于存儲波控系統(tǒng)工作時(shí)的臨時(shí)數(shù)據(jù)，其電路圖如圖3.10所示。

3.3.6FLASH 電路
FLASH 電路的最大的優(yōu)點(diǎn)就在于其掉電后數(shù)據(jù)不丟失，并且有低功耗、大容量讀寫速度快的優(yōu)點(diǎn)，鑒于這些優(yōu)點(diǎn),FLASH 現(xiàn)已經(jīng)被廣泛應(yīng)用于各種嵌入式系統(tǒng)中1291一般情況下，F(xiàn)LASH都被用來存放那些掉電以后需要保護(hù)的數(shù)據(jù)，比如常量表、程序代碼等等，在本設(shè)計(jì)將被用來存儲程序和已經(jīng)計(jì)算好的波控碼以及補(bǔ)償碼。
FLASH 主要有兩種類型:NOR FLASH和NAND FLASH。其中NOR FLASH 容量般相對較小，為1~16M，一般用于單片機(jī)代碼存儲。NAND FLASH 最小的是8M 最大的可達(dá)到90G還可能更大，一般用在大容量存儲方面。因?yàn)椴叵到y(tǒng)的各個(gè)天線單元在不同頻率不同角度的波控碼和補(bǔ)償數(shù)據(jù)的量非常大，所以必須選擇存儲量較大的存儲器，并且要有掉電保護(hù)功能。本文中，使用NAND型FLASH芯片K9F2808UOM-YCB0，NAND型FLASH的存儲容量很大且執(zhí)行擦除操作十分簡單。芯片K9F2808UOM-YCB0有16M的存儲空間，快擦寫時(shí)間只為2ms，8位的數(shù)據(jù)寬度它能滿足系統(tǒng)對存儲器的要求，因此是本設(shè)計(jì)的理想的選擇。具體的電路圖如圖3.11所示。?

3.3.7 移相器和衰減器
為了實(shí)現(xiàn)子陣運(yùn)算處理模塊的測試，需要選取合適的移相器以及衰減器，兩個(gè)器件分別用來實(shí)現(xiàn)將波控碼轉(zhuǎn)換為相位和幅度的激勵(lì)。
根據(jù)系統(tǒng)設(shè)計(jì)指標(biāo)，在本設(shè)計(jì)中選取6位精度的數(shù)字移相器HMC647，該移相器件的性能如下:
工作頻率29一3.1Hz;
頻率步進(jìn)值:5.625;
工作電壓5.0V;
最低的插入損失4dB;
選取6位精度的數(shù)字衰減器HMC62，衰減器作為TR組件的重要部分，和移相器一樣，是波束形成網(wǎng)絡(luò)中的關(guān)鍵。衰減器 HMC62 具有低功率消耗、頻帶寬、衰減精度高等優(yōu)點(diǎn)，采用GaAsIC 工藝，SMT 封裝設(shè)計(jì)，是和移相器匹配工作的理想器件30。具體的移相器和衰減器電路如圖3.12所示。?

3.4本章小結(jié)
本章主要介紹了子陣運(yùn)算處理模塊的硬件電路設(shè)計(jì)。首先是對核心芯片 FPGA的選擇，簡要介紹了 FPGA 芯片的基本結(jié)構(gòu)以及本設(shè)計(jì)選擇FPGA 芯片作為核心控制芯片的原因。然后是對子陣運(yùn)算處理模塊的總體設(shè)計(jì)方案進(jìn)行了介紹，重點(diǎn)介紹的是子陣模塊的各個(gè)功能模塊硬件電路的設(shè)計(jì)，主要包括電源模塊、接口電路、配置電路、SDRAM 模塊、FLASH模塊、移相器、衰減器，詳細(xì)分析了各硬件模塊的特性、原理以及實(shí)現(xiàn)的主要功能。子陣模塊的硬件電路設(shè)計(jì)改變了傳統(tǒng)的以ARM或DSP 為核心器件的設(shè)計(jì)思路，充分發(fā)揮了FPGA 的處理速度快的優(yōu)點(diǎn)。?文章來源地址http://www.zghlxwxcb.cn/news/detail-796781.html

到了這里，關(guān)于基于FPGA的相控陣?yán)走_(dá)波束控制系統(tǒng)設(shè)計(jì)（3）第3章子陣運(yùn)算處理模塊硬件電路設(shè)計(jì)的文章就介紹完了。如果您還想了解更多內(nèi)容，請?jiān)谟疑辖撬阉鱐OY模板網(wǎng)以前的文章或繼續(xù)瀏覽下面的相關(guān)文章，希望大家以后多多支持TOY模板網(wǎng)！