設(shè)計需求
一套完整的伺服控制方案包括了上位機、驅(qū)控一體控制器和功率板三者。操作人員
通過上位機發(fā)送各種不同指令，然后控制器解析指令后執(zhí)行相應(yīng)的伺服功能，其次控
制器將驅(qū)動信號傳輸至功率板驅(qū)動電機，最后控制器采集反饋信息進行閉環(huán)控制并上
傳數(shù)據(jù)。
結(jié)合國內(nèi)外嵌入式伺服控制器的發(fā)展現(xiàn)狀和功能需求，制定了本文伺服控制系統(tǒng)的
主要功能需求如下：
（
1
）開發(fā)一款驅(qū)控一體控制板卡。
（2）開發(fā)剛?cè)狁詈掀脚_伺服控制系統(tǒng)的同時兼顧對普通剛性平臺的控制。
（3）兼容多種數(shù)字編碼器反饋。
（4）能夠驅(qū)動
1KW
功率以內(nèi)的旋轉(zhuǎn)電機和直線電機。
（5）能夠驅(qū)動兩路及以上的永磁同步電機。
（6）能夠支持多種控制模式，如單閉環(huán)伺服或多閉環(huán)混合伺服。
（7）支持開發(fā)人員開發(fā)自定義控制算法。
（8）能夠支持配套的上位機在線控制，包括控制電機啟停、復(fù)位歸零功能和設(shè)定
目標控制等功能。如設(shè)置目標位置、目標速度和目標電流等。
（9）采集反饋信息上傳至上位機顯示，如位置信息、轉(zhuǎn)速信息和電流信息等。
控制效果的好壞涉及多方面影響因素，而本文著重于軟硬件架構(gòu)的基礎(chǔ)開發(fā)，目的
在于開發(fā)一款功能完善的驅(qū)控一體控制器，基礎(chǔ)控制算法采用了傳統(tǒng)的
PID
算法，因
此更高級的控制算法不在本文做重點研究。
3.2
嵌入式系統(tǒng)概述
嵌入式系統(tǒng)在現(xiàn)今社會中運用的領(lǐng)域越來越多
[41]
，上至航天航空領(lǐng)域，下至穿戴式
設(shè)備，嵌入式產(chǎn)品都能隨處可見。特別是其靈活性高，設(shè)計人員可以根據(jù)實際情況對
系統(tǒng)進行功能添加或刪除，使得基于嵌入式的產(chǎn)品開發(fā)越來越多。
由于嵌入式系統(tǒng)并不像電腦系統(tǒng)一樣要求功能強勁和通用性好，嵌入式系統(tǒng)主要是
根據(jù)用戶功能需求而進行靈活組建而成的專用計算機系統(tǒng)?，F(xiàn)實項目中往往受到環(huán)境、
成本、功耗和體積等要求限制，如此多因素的影響帶來了差異性的設(shè)計，以至于很難
做到一套方案適配各種應(yīng)用場合。因此根據(jù)項目實際需求的不同，靈活裁剪所需的軟
硬件模塊，組成最終符合生產(chǎn)要求的系統(tǒng)。
嵌入式系統(tǒng)可以概括為以下幾個發(fā)展階段：
第一階段：該階段的嵌入式系統(tǒng)主打價格低和功能簡單領(lǐng)域。這種系統(tǒng)大部分應(yīng)用
于低端場合，如簡單的監(jiān)測功能、指示功能以及精度要求低的工業(yè)控制領(lǐng)域。
第二階段：以高性能嵌入式內(nèi)核和嵌入式操作系統(tǒng)為標志。該階段的低功耗高性能
的內(nèi)核能夠運行嵌入式系統(tǒng)，能夠執(zhí)行復(fù)雜的多任務(wù)事件。并且兼容性和擴展性得到
極大的提高，能夠?qū)崿F(xiàn)快速原型開發(fā)，縮短開發(fā)時間和降低成本。
第三階段：該階段主要特點芯片制造技術(shù)得到重要突破。越來越多功能都集成在單
片芯片中形成片上系統(tǒng)，該片上系統(tǒng)集成度越來越高，體積和功耗降低的同時功能卻
越來越強。隨著互聯(lián)網(wǎng)的迅速發(fā)展，萬物聯(lián)網(wǎng)的時代已經(jīng)快到了，工業(yè)控制等技術(shù)與
互聯(lián)網(wǎng)的結(jié)合日益密切，嵌入式技術(shù)迎來快速發(fā)展時期。
制造業(yè)的核心在于工業(yè)控制，再加上現(xiàn)在工業(yè)互聯(lián)網(wǎng)的快速發(fā)展以及
5G
通信的普
及，對于操作系統(tǒng)的實時性和快速響應(yīng)性的要求也更高了。因此為了滿足工程對實時
性的要求，需要移植合適的實時操作系統(tǒng)，同時安全性和可靠性要求也日益提高。
實時操作系統(tǒng)的工作原理大致為在一定的時間內(nèi)完成設(shè)定的功能，因此有較高的可
靠性和實時性。當有外界突發(fā)事件或者系統(tǒng)內(nèi)部中斷事件產(chǎn)生時，能夠快速響應(yīng)及處
理。其通過任務(wù)調(diào)度器的工作方式?jīng)Q定多任務(wù)的執(zhí)行順序，判斷各種任務(wù)的狀態(tài)以及
其執(zhí)行緊急性，盡可能地對某一事件做出快速響應(yīng)。同時，使用實時操作系統(tǒng)可以可
以將工程分割為若干獨立的子任務(wù)，在不需要大的改動情況下非常容易添加新的功能，
極大地簡化了程序設(shè)計使得程序的設(shè)計和擴展變得容易。
3.3
總體硬件方案設(shè)計
3.3.1
硬件架構(gòu)設(shè)計
當前電子制造行業(yè)的加工精度不斷提高，無論是算法復(fù)雜程度還是加工復(fù)雜程度，
都給主控核心的計算、控制性能帶來極大的挑戰(zhàn)。以前的單控制核心如
ARM
、
DSP
和
FPGA
都無法單獨完全勝任工作需求。
ARM
的特長是事務(wù)管理功能，配合實時操作系
統(tǒng)能夠進行多任務(wù)實時處理而互不影響；
DSP
擅長于計算能力，能夠快速對數(shù)據(jù)進行
處理、加密及調(diào)制等；
FPGA
的優(yōu)勢在于靈活性強和并行處理能力，非常適用于數(shù)據(jù)加
速、硬實時性要求高和通信接口設(shè)計等場合。為適應(yīng)工業(yè)控制行業(yè)的發(fā)展需求，現(xiàn)今
的主控解決方案通常是相互搭配取長補短。目前高端嵌入式伺服控制器的主控架構(gòu)主
要有以下幾種：
ARM+DSP
、
DSP+FPGA
和
ARM+FPGA
。
（
1
）
ARM+DSP
架構(gòu)。結(jié)合了事務(wù)管理功能和數(shù)據(jù)處理功能，
CPU
承擔(dān)了任務(wù)執(zhí)
行壓力而
DSP
則分擔(dān)數(shù)據(jù)計算任務(wù)，保證了系統(tǒng)的實時性。但同時也帶來了擴展能力
差的特點，一旦外設(shè)資源分配完成后，如果后續(xù)想添加新的功能則非常麻煩，甚至只
能用資源更多的芯片來替換。
（
2
）
DSP+FPGA
架構(gòu)。
DSP
負責(zé)算法運算功能，而
FPGA
則承擔(dān)數(shù)據(jù)采集和通信
接口功能，將采集的數(shù)據(jù)傳輸至
DSP
進行統(tǒng)一運算，最后
DSP
輸出控制信號。但缺點
是任務(wù)管理能力差，對于功能越來越多的工控行業(yè)來說顯然是有所欠缺的。
（
3
）
ARM+FPGA
架構(gòu)。兼顧了事務(wù)管理功能和數(shù)字信號處理功能，不僅實時處
理能力強而且擴展性也提升了?，F(xiàn)今出現(xiàn)了很多高級輔助型設(shè)計工具，通過高級語言
或者搭建模型進行
FPGA
開發(fā)，可以有效地簡化
FPGA
的設(shè)計流程。因此該種方案中
FPGA
能夠替代
DSP
的數(shù)據(jù)運算功能，經(jīng)過優(yōu)化后，運算時間還能更快，而且實時性
更強。
當然市面上還包括
ARM+DSP+FPGA
和
SoC
等架構(gòu)，這些更高級的解決方案毫無
疑問功能更加完善強大，但帶來的缺點也十分明顯。雖然兼顧了任務(wù)處理能力、數(shù)據(jù)
處理能力和接口擴展能力，但是系統(tǒng)的復(fù)雜程度也直線上升，不僅兼顧硬件設(shè)計，也
要考慮軟件配合。另一方面，在人力成本和物料成本上考慮也是十分不劃算的，開發(fā)
難度和維護性都比較差，所以這些架構(gòu)不在本文考慮范圍。
本文所設(shè)計的伺服控制系統(tǒng)目的是為了開發(fā)一款能夠適配剛?cè)狁詈掀脚_特點的伺
服控制器，滿足所需的功能設(shè)計和性能測試。通過對比多種架構(gòu)的優(yōu)缺點和結(jié)合多種
因素考慮，最終決定選用
ARM+FPGA
架構(gòu)作為開發(fā)對象。具體原因如下：
(1)
本文所開發(fā)的伺服控制系統(tǒng)需要滿足多任務(wù)處理功能，因此選用
ARM
主控核
心并配上實時操作系統(tǒng)，滿足了控制系統(tǒng)的功能要求。
(2)
為了適配剛?cè)狁詈掀脚_控制算法，需要同步采樣多路傳感器數(shù)據(jù)，這要求了實
時性和并行性的重要性。由于
FPGA
結(jié)構(gòu)特殊，決定了它在眾多主控核心中的實時性
能是最強的，而且具備并行處理的優(yōu)點，滿足了系統(tǒng)的功能要求和擴展要求。
(3)
半導(dǎo)體的快速發(fā)展使得
ARM
內(nèi)核的性能也越來越強，而且微處理器的出貨量
也逐年遞增，種類豐富可供選擇。高級的
ARM
內(nèi)核不僅工作主頻得到極大提升，而且
也集成了硬核浮點計算單元，所以高級的
ARM
芯片有足夠的性能處理數(shù)據(jù)，再配合
FPGA
強大的并行性和擴展性，滿足了系統(tǒng)的性能要求。
(4)
最后一點是考慮性能與成本之間的關(guān)系，共性能帶來了高成本，而低成本也限
制了控制性能。高性能和低成本猶如魚與熊掌，兩者不可兼得，因此需要選擇一個折
中的方案。
ARM+FPGA
方案在一定的設(shè)計處理后，功能和性能方面能夠媲美
ARM+DSP+FPGA
或者
SoC
等高級方案，但成本卻降低了許多。
綜上所述，
ARM+FPGA
架構(gòu)更加符合本文所設(shè)計的伺服控制系統(tǒng)。
3.3.2
主控芯片選型
主控核心是整個系統(tǒng)的大腦，占據(jù)著重要地位。一款合適的主控核心會使后續(xù)的開
發(fā)變得簡單可靠，因此選擇一款合適的主控核心非常重要。但由于微處理的種類層出
不窮，不同品牌不同系列的芯片種類高達上千種，因此給選型帶來了極大挑戰(zhàn)。那么
可以從通用性、性價比、可持續(xù)、可替代和采購方便等原則考慮。一款合適的處理器
不僅考慮自身的性能和資源問題，更需要考慮處理器的配套設(shè)施完善。處理器的配套
設(shè)施包括開發(fā)工具是否齊全，學(xué)習(xí)資源是否豐富以及是否有成功的實施例子。如圖
*
所
示，各大半導(dǎo)體廠商的微處理器在國內(nèi)的市場份額。
圖中可知，份額最高的是
ST
公司，市場占有率高達
21%
，該公司旗下主打
STM32
系列微處理器。
STM32
芯片根據(jù)內(nèi)核架構(gòu)不同可分為不同系列
,
其中高性能
M4
和
M7
內(nèi)核系列通用性較強，可以只需要改動小許地方即能夠相互替代。
而且
STM32
芯片的開發(fā)環(huán)境比較完善和成熟，不僅有豐富的官方手冊和開發(fā)例程，
而且也有很多移植好的嵌入式系統(tǒng)。所以經(jīng)過多方面分析和總結(jié)，采用
STM32
微處理
器是一個較好的方案，能夠滿足挑選微控制器的五個原則。
結(jié)合設(shè)計需求考慮，最終選擇型號為
STM32H743IIT6
芯片作為
ARM
端的主控核
心。該芯片是
Cortex-M7
內(nèi)核的高性能系列產(chǎn)品，具有豐富的硬件外設(shè)資源，并且其
具備高頻率工作時鐘，能夠快速有效執(zhí)行各種指令。
而
FPGA
芯片的選型則相對比較簡單，全球兩大
FPGA
生產(chǎn)廠商
Intel
和
Xilinx
所
生產(chǎn)對標的芯片性能都差不多，因此主要考慮邏輯資源是否足夠和選擇一款自己熟悉
的芯片開發(fā)即可。本文所選的
FPGA
芯片型號為
EP4CE22F17C8
。該芯片具有豐富的
片上資源、存儲資源、以及多個全局時鐘網(wǎng)絡(luò)和鎖相環(huán)。
3.3.3
硬件系統(tǒng)架構(gòu)設(shè)計
硬件系統(tǒng)架構(gòu)可以分為
ARM
和
FPGA
部分，如圖
3-2
所示。
FPGA
中主要集成了
主控制器、
FOC
模塊和反饋模塊三大模塊。主控制器負責(zé)整個
FPGA
系統(tǒng)的控制，各
個模塊的參數(shù)設(shè)置、驅(qū)動控制和數(shù)據(jù)交換都通過主控制器進行處理；
FOC 模塊是電機
控制的核心算法，分別對采樣的電流進行坐標變換處理及脈寬調(diào)制處理，最后輸出
PWM
波輸出至智能功率模塊中對電機進行控制；反饋模塊則集成了所需的編碼器種
類，分別有數(shù)字編碼器和模擬編碼器，通過設(shè)置編碼器類型，然后經(jīng)過濾波處理，最
后將數(shù)據(jù)回傳到主控制器進行統(tǒng)一處理。
ARM
中主要由應(yīng)用層、驅(qū)動層和系統(tǒng)層組成，外設(shè)通過高速總線與內(nèi)核互聯(lián)，主
要處理了控制算法、通信功能及任務(wù)管理。通信方式有串口、
RS485
、
CAN
和以太網(wǎng)
四種，與上位機進行指令和數(shù)據(jù)傳輸；
SPI_FLASH
、
EEPROM
和
SDRAM
用于系統(tǒng)任
務(wù)管理，存儲系統(tǒng)必要的配置信息和大量運算數(shù)據(jù)緩存；最后，所有任務(wù)事件由
FreeRTOS
操作系統(tǒng)進行統(tǒng)一調(diào)度。
ARM
與
FPGA
之間通過總線進行互聯(lián)通信，該總線稱為靈活存儲控制器（簡稱
FMC
）。其具體的功能框圖如圖
3-3
所示，包含了常用的存儲芯片的控制器?？刂破?
通過
AXI
總線和
AHB
總線實現(xiàn)了芯片對存儲單元的讀寫操作。
FPGA
可以看作是
ARM
的一塊外接
SRAM
，因此可以用
SRAM
的控制方式對
FPGA
進行讀寫操作。
FMC
綜合了多種存儲芯片的讀寫信號特點，根據(jù)不同存儲芯片的性能參數(shù)，設(shè)置
主要的時間參數(shù)：地址建立時間、數(shù)據(jù)建立時間和地址保持時間。實際工程中利用芯
片性能指標，計算出所需的時間，最后設(shè)置對應(yīng)的寄存器。在本文中選用了模式
A
的
時序模型，模式
A
支持獨立的讀寫時序控制，其讀寫時序如圖
3-4
、
3-5
所示。
結(jié)合本文硬件方案采用的主控核心是
STM32H743IIT6
，因此最終選擇更加合適的
FreeRTOS
作為本伺服控制器的操作系統(tǒng)。
FreeRTOS
顧名思義是一款免費的實時操作系統(tǒng)，這對于一款產(chǎn)品來說是非常友好
的，可以有效地降低了成本。
FreeRTOS
具有可裁剪、小巧和易用等優(yōu)點，并且多種任
務(wù)調(diào)度模式，更重要的是用戶可以根據(jù)任務(wù)的實時程度來人為給各個任務(wù)分配優(yōu)先執(zhí)
行等級，系統(tǒng)能夠根據(jù)任務(wù)優(yōu)先程度優(yōu)先執(zhí)行，因此非常適用于工業(yè)控制場合。
3.4.2
軟件系統(tǒng)架構(gòu)設(shè)計
如圖
3-7
所示是本文所設(shè)計的驅(qū)動一體控制器的軟件架構(gòu)。該軟件系統(tǒng)從低到高共
分為四大層次，各層之間不能夸層調(diào)用。而且各個模塊之間耦合性低，同時模塊提供
統(tǒng)一的
API
接口供上層調(diào)用。
硬件驅(qū)動層用于板卡硬件資源驅(qū)動，保證其能正常運行工作，并將
API
提供給功
能模塊調(diào)用。該層主要由通信部分和事務(wù)管理部分組成，伺服控制器可以通過多種通
信方式與上位機進行數(shù)據(jù)交互，另一部分則用于系統(tǒng)文件管理，用于保存配置信息數(shù)
據(jù)和緩存運算過程中產(chǎn)生的中間變量。
功能模塊層包含實現(xiàn)具體功能函數(shù)，主要有通信庫模塊、算法庫模塊、電機庫模塊
和升級模塊。通信庫用于解析上位機與控制器之間的通信數(shù)據(jù)幀，從而執(zhí)行相應(yīng)的操
作；升級模塊則用于后續(xù)系統(tǒng)功能增加，通過遠程升級伺服控制器的固件；算法庫模
塊和電機庫模塊包含了一些高級的運動控制算法，用于控制伺服電機，后續(xù)開發(fā)新的
控制算法可以直接添加到相應(yīng)的庫文件中而不會影響其他模塊。
系統(tǒng)層采用的是
FreeRTOS
實時操作系統(tǒng)，其中任務(wù)調(diào)度機制是其核心技術(shù)。在
FreeRTOS
中的任務(wù)狀態(tài)永遠處于下圖中四種狀態(tài)中的的其中一種，其切換關(guān)系如圖
3-8 所示。
應(yīng)用層面向的對象是操作者，操作人員通過使用上層軟件，經(jīng)過實時操作系統(tǒng)進行
任務(wù)調(diào)度，然后調(diào)用對應(yīng)的
API
函數(shù)，最終實現(xiàn)對底層硬件的調(diào)用和驅(qū)動。
整個軟件系統(tǒng)的控制流程如圖
3-9
所示。開始系統(tǒng)上電進行初始化配置，
ARM
讀
取
EEPROM
和
SPI_FLASH
中的配置信息，
FPGA
芯片則可以通過
ARM
進行配置或者
通過
EPCS
芯片進行配置；然后通過與上位機進行連接，在上位機中進行一些參數(shù)設(shè)
置然后傳輸?shù)?
ARM
上；之后
ARM
通過
FMC
總線將電流控制指令傳輸給
FPGA
的寄
存器模塊中，然后主控制器將所接收到的數(shù)據(jù)配置給
FPGA
中的各個模塊；在載波同
步電路的控制下，
FPGA 同步讀取編碼器位置信號和電流信號，然后進行坐標變換后，
最后調(diào)制輸出
PWM
波；同時，
FPGA
將收集到的數(shù)據(jù)放在寄存器模塊中，
ARM
再通
過
FMC
讀取模塊中的數(shù)據(jù)，用于進行高級的運動控制算法運算并且將數(shù)據(jù)回傳到上位
機中用作數(shù)據(jù)分析。
文章來源地址http://www.zghlxwxcb.cn/news/detail-763656.html
文章來源：http://www.zghlxwxcb.cn/news/detail-763656.html
到了這里，關(guān)于基于STM32 ARM+FPGA伺服控制系統(tǒng)總體設(shè)計方案(一）的文章就介紹完了。如果您還想了解更多內(nèi)容，請在右上角搜索TOY模板網(wǎng)以前的文章或繼續(xù)瀏覽下面的相關(guān)文章，希望大家以后多多支持TOY模板網(wǎng)！
