一、項(xiàng)目整

這是我們做過的一個(gè)項(xiàng)目，若有需求，請(qǐng)聯(lián)系我。開放PCB和軟件技術(shù)。

以FPGA為核心，開發(fā)設(shè)計(jì)具有多路圖像/視頻采集、處理、傳輸、顯示等功能的嵌入式視頻模塊。可對(duì)多路SerDes接口輸入的高速串行視頻流數(shù)據(jù)進(jìn)行解析，將解析出的雷達(dá)、紅外及可見光圖像視頻與顯卡DVI輸出的圖形視頻進(jìn)行融合，實(shí)現(xiàn)圖形、雷達(dá)、紅外及可見光圖像等多種視頻的綜合顯示。對(duì)外接口包括12路SerDes輸入/輸出，4路DVI輸入和4路DVI輸出，以及一個(gè)x8 的PCIe3.0 接口，上位機(jī)采用 VxWorks系統(tǒng)。

二、顯示界面描述

1.支持不少于3層的多圖層、多窗口的圖形與圖像視頻的透明/混合疊加顯示；

2.支持最多15個(gè)視頻窗口同時(shí)雙屏顯示；

3.窗口顯示位置及尺寸可調(diào)整，視頻窗口間的遮擋關(guān)系可設(shè)置；

4.各窗口在上下屏均可顯示，同一窗口不跨屏顯示，第一顯示器與第二顯示器可同時(shí)自由組合顯示視頻窗口；

5. 第一顯示器與第二顯示器的界面（含圖像和視頻）可任意切換；

三、雷達(dá)視頻的顯示要求

1. 支持4路雷達(dá)視頻（382改雷達(dá)S/C陣面、364改雷達(dá)H/I陣面）接入，且支持382改雷達(dá)和364改雷達(dá)雙陣面的同窗顯示；

2. 視頻源及掃描線的顏色可調(diào)；

3. 顯示方式：支持P顯、B顯、E顯，顯示窗口位置、大小可調(diào)；

4. 量程控制：支持多種量程顯示；

5．余輝：支持P顯、B顯、E顯的余輝功能，可通過設(shè)置從最亮到最暗的衰減時(shí)間控制余?

輝快慢；

6. 支持雷達(dá)視頻的偏心顯示；

7. 支持雷達(dá)視頻的時(shí)戳提?。?/p>

8. P顯分辨率支持1000*1000，B顯/E顯分辨率支持800*800；

四、紅外、可見光顯示要求

1. 支持6路紅外視頻和5路可見光視頻輸入；

2. 支持圖像視頻縮放；

3. 支持輸入視頻最高分辨率1024*1024；

4. 顯示窗口位置、大小可調(diào)；

5. 支持紅外圖像視頻以任意方位角為中心放大顯示，顯示范圍可調(diào)。

五、狀態(tài)監(jiān)控

1. 可輸出本模塊上雷達(dá)、可見光以及二次圖形等功能模塊的工作狀態(tài)信息：

2. 可測試/監(jiān)視本模塊的電壓、溫度等信號(hào)。

六、硬件的實(shí)現(xiàn)

??????? 板卡采用6U? CPEX 架構(gòu)，尺寸為233mm X? 160mm。

硬件框圖如下：

1、選用大規(guī)模XILINX FPGA XC7VX690T-2FFG1761i，有693120 個(gè)Logic Cells，有Block RAM 52920kb，有DSP Slices 3600，有9個(gè)MGT Bank。應(yīng)該足夠本項(xiàng)目使用。

2、4GB雙通道72bit? DDR3與72Mbit? QDR存儲(chǔ)架構(gòu)，能比較妥善合理的解決大量圖像視頻數(shù)據(jù)的讀寫，采集，處理，與輸出。頻繁的隨機(jī)讀寫的數(shù)據(jù)可以存放在QDR中。

3、SPI Flash，存放斷電后需要保留的參數(shù)。

4、BPI Flash 存放的就是FPGA本身的程序，或者需要?jiǎng)討B(tài)加載應(yīng)用程序時(shí)的引導(dǎo)程序。

5、12路SerDes，接收雷達(dá)數(shù)據(jù)與紅外、視頻圖像數(shù)據(jù)。

1. 1. 1. 1. 接口標(biāo)準(zhǔn)：CML接口
         2. 耦合方式：交流耦合
         3. 耦合電容放置位置：接收端
         4. 發(fā)送端差分電平：450mV~800mV
         5. 接收端差分電平：100mV~1200mV
         6. 速率：4.0Gbps（推薦板載時(shí)鐘100MHz）
         7. 編碼方式：8B/10B
         8. 同步碼：K28.5

6、4路DVI 采集，直接用FPGA的LVDS引腳，前端加LVDS接收緩沖類的芯片。

1. 1. 1. 1. 標(biāo)準(zhǔn)TMDS電平信號(hào)
         2. 分辨率1600*1200
         3. 2組4路（二選一）DVI輸入

7、4路DVI輸出，直接用FPGA引腳加CML到TMDS驅(qū)動(dòng)芯片。

1. 1. 1. 1. 標(biāo)準(zhǔn)TMDS電平信號(hào)
         2. 分辨率1600*1200
         3. 2組（4路）同源DVI顯示輸出

8、PCIe Gen3?? X8接口。直接利用FPGA的硬核，XC7VX690T每片內(nèi)有3個(gè)這樣的核。支持DMA數(shù)據(jù)傳輸。

9、電源接口

??????? 電源輸入：DC12V+-5%，DC5V+-5%

??????? 功耗<70W

??????? MTBF不小于50000h；

??????? MTTR < 0.5h

七、軟件的實(shí)現(xiàn)

1、采用軟核MicroBlaze核作為系統(tǒng)控制。

2、DDR3控制器

?3、QDR控制器

4、SerDes 通信

例化3個(gè)這樣的IP?? core，每個(gè)核4個(gè)lane，三個(gè)核共12個(gè)lane。完成雷達(dá)數(shù)據(jù)，紅外數(shù)據(jù)，可見光圖像數(shù)據(jù)的接收（收發(fā)）。數(shù)據(jù)解析需要Verilog編程實(shí)現(xiàn)。

?

5、DVI收發(fā)

DVI 的 Transmitter與 Recvier可以直接利用XILINX 的IP CORE 。而編碼與解碼部分用Verilog編寫程序。就是圖中的encode。

八、軟件要求

操作系統(tǒng)：支持VxWorks6.8.2

驅(qū)動(dòng)：支持PCIe 3.0

文章來源地址http://www.zghlxwxcb.cn/news/detail-501849.html

到了這里，關(guān)于一種基于FPGA的雷達(dá)綜合顯示模塊技術(shù)方案的文章就介紹完了。如果您還想了解更多內(nèi)容，請(qǐng)?jiān)谟疑辖撬阉鱐OY模板網(wǎng)以前的文章或繼續(xù)瀏覽下面的相關(guān)文章，希望大家以后多多支持TOY模板網(wǎng)！