在過去幾年，SoC幾乎成了智能汽車行業(yè)皇冠上的明珠。汽車芯片從通用型、分散化的單一功能芯片（MCU）快速轉向集成化的多功能SoC（System on Chip）芯片。

比如，在智能座艙領域，CPU算力用于提高任務處理能力，還需要GPU算力來處理視頻等非結構化數據，高效的AI算力來滿足智能化交互體驗要求，從而提升人機交互體驗。這些不同的IP核組成了性能強大的SoC。

事實上，在高性能計算、消費類電子、通信與汽車應用領域中， SoC也一直是一種主要的芯片產品形態(tài)。同時，芯片設計公司會根據不同的系統(tǒng)規(guī)格和應用場景，采用不同類型的IP進行組合，并搭配自主研發(fā)的定制IP。

而在SoC的背后，不同的制程工藝在一定程度上決定了硬件性能的上限。比如，與10nm工藝相比，7nm工藝性能提升20%，能效提升40%，晶體管密度提升到1.6倍，實現性能與能效的雙重提升。

然而，隨著先進制程迭代到5nm、3nm，摩爾定律（單位平方英寸上晶體管的數量，每隔18～24個月就將翻一番）逐漸趨緩，先進制程的開發(fā)成本及難度提升。

目前，半導體行業(yè)的共識是，先進制程的流片費用越來越高昂，流片成功率也變得越來越低；同時，芯片良品率也開始大幅下降。而相比于手機賽道，汽車行業(yè)正處于智能化加速提升的周期，對于芯片的性能要求被無限放大。

此外，以特斯拉為代表的車企自研芯片趨勢盛行，不同車企對于計算平臺的同質化，仍然是有所顧忌。比如，在座艙領域，高通近乎壟斷的格局，也讓更多的車企和芯片廠商在思考替代方案。

一方面，對于芯片廠商來說，繼續(xù)選擇單芯片、更先進制程工藝，還是選擇Chipet（小芯粒高速互聯）方案，是一個戰(zhàn)略抉擇。目前來看，后者正在成為主流趨勢。

舉個簡單的例子，在Chiplet的系統(tǒng)級架構設計下，通過2.5D/3D堆疊等先進封裝技術，使用10nm工藝制造出來的芯片可以達到7nm芯片的集成度，同時研發(fā)投入和一次性生產投入則比7nm芯片的投入要少的多。

此外，模塊化的芯?？梢詼p少重復設計和驗證環(huán)節(jié)，降低芯片的設計復雜度和研發(fā)成本，加快產品的迭代速度。同時，降低對先進工藝制程的依賴，對于車載應用市場來說，本身也是一種降本策略。

眾所周知，特斯拉在全球率先啟用AMD的座艙計算平臺方案（Ryzen APU和基于AMD RDNA 2架構的GPU），后者便是Chiplet技術應用的排頭兵，從2015年就開始布局相關技術產品落地。

比如，在AMD的Ryzen 3000系列CPU上，每4個CPU核心組成一個CCX，兩個CCX構成一個CCD——也就是一片die/chiplet。多個CCD，外加I/O die，就構成了完整的芯片。

去年，AMD正式發(fā)布了采用RDNA 3架構的新一代旗艦GPU，這是該公司首度在GPU產品中采用Chiplet技術，擁有多達580億個晶體管，每瓦特性能提升了54%，并且提供高達61TFLOP的算力。

而這只是第一步。

按照計劃，AMD將尋求在芯片設計方面更符合客戶喜好的產品，比如，基于Chiplet技術，客戶可以靈活配置第三方IP（基于不同工藝）。尤其是汽車智能化的需求不斷釋放，未來異構集成（比如，X86、Arm和RISC-V同時并存）的模式，或許會成為市場主流。

看到這個機會的，還有英偉達。該公司此前推出的NVIDIA? NVLink?-C2C，也是一種超高速的芯片到芯片、裸片到裸片的互連技術，支持定制裸片與NVIDIA GPU、CPU、DPU、NIC和SOC之間實現一致的互連。

借助先進封裝技術，NVLink-C2C互連鏈路的能效最多可比PCIe Gen 5高出25倍，面積效率高出90倍，可實現每秒900GB乃至更高的一致互聯帶寬。

“為應對摩爾定律發(fā)展趨緩的局面，必須開發(fā)小芯片和異構計算?！罢驹谟ミ_的角度，這家已經在自動駕駛賽道占據先發(fā)優(yōu)勢的芯片巨頭，同樣覬覦市場規(guī)模巨大的跨域市場。

比如，英偉達去年正式亮相的“超級汽車芯片（DRIVE Thor）”，單顆芯片算力達到2000TFLOPS，并通過多顆芯片的NVLink-C2C互連來支持多域計算，以分離自動駕駛等關鍵安全功能和信息娛樂等功能的處理。

有意思的是，2024年量產、2025年上車的最新一代DRIVE Thor采用的是5nm制程，這一工藝早在2020年就已經開始量產。而英偉達與聯發(fā)科的聯姻，更是將Chiplet進一步推向舞臺中央。

5月29日，英偉達與聯發(fā)科宣布，雙方將共同為新一代智能汽車提供解決方案，合作的首款芯片鎖定智能座艙，預計2025年問世，并在2026年至2027年投入量產。

在這款芯片設計上，聯發(fā)科將開發(fā)集成英偉達GPU芯粒的SoC，搭載NVIDIA AI和圖形計算IP，基于chiplet實現主芯片與GPU芯粒間高速互連。

而從車企端來看，一方面，定制化需求正在出現，車企越來越多開始與上游芯片設計公司進行互動，提出自己的明確需求。但后者，更多是通過提供工具鏈以及構建Tier1生態(tài)伙伴圈，來協(xié)助車企加速系統(tǒng)開發(fā)。

同時，并不是所有的芯片廠商都可以像英偉達、高通那樣通過多個規(guī)模化的應用市場來平攤高昂的先進制程工藝芯片的研發(fā)成本。

另一方面，結合智能座艙以及智能駕駛輔助算力的快速增長，算力預埋、生命周期內OTA不斷升級的驅使下，市場迫切需要兼具大算力、高性價比、靈活可擴展的車載芯片平臺。

在芯礪智能看來，芯粒（Chiplet）技術的出現，也意味著通過架構創(chuàng)新實現算力跨越成為可能。而在高工智能汽車研究院看來，由于不同車企的產品定位差異，實際上對于芯片的性能要求并不相同。

但，現實情況是，市面上能拿到的芯片，都是標準化的產品。車企只能在功能定義、軟件算法層面進行差異化的開發(fā)，同時，產品路線圖必須與芯片廠商保持一致。此外，為了拿到最新一代產品的首發(fā)，車企往往需要支付不菲的費用。

這就給了Chiplet技術以及類似芯礪智能這樣的車載智能芯片平臺供應商新的機會。在這種全新的芯片開發(fā)模式下，芯礪智能可以根據不同數量、種類的芯粒所組合而成的芯片，滿足市場和不同客戶對芯片算力的多樣化需求。

6月15日，芯礪智能自主研發(fā)的Die-to-Die Interconnect IP拿到了ISO 26262 ASIL-D Ready認證證書，這意味著，該公司的IP滿足最高功能安全要求，可以應用在安全性要求最高的車載場景。

而Chiplet技術的核心之一，就在于如何實現小芯粒間的高速互聯，從而實現大帶寬下的多芯片算力合并，完成異構復雜高性能SoC的高效集成。

同時，智能汽車電子架構從分布式ECU到集中式多域控制器，再到未來的中央計算平臺（艙駕一體）演進，Chiplet技術更是具備了獨特的優(yōu)勢。

目前，中央計算的解決方案主要分為三種，一是類似英偉達Thor、高通Flex這樣的超大算力SoC；二是采用不同廠商的SoC進行組合，比如A廠商的座艙SoC+B廠商的智駕SoC+C廠商的高性能MCU；第三種就是Chiplet技術方案。

而中央計算架構的特點之一就是不確定性。由于平臺所要實現的功能非常復雜，集成度持續(xù)處于不斷提升的特點，意味著，通用芯片不足以承載不同車企的需求定義。

在一些行業(yè)人士看來，對于汽車行業(yè)來說，Chiplet是定制汽車SoC的一種方式。最重要的是，這種方式可以讓車企重新獲得架構控制權，并決定計算平臺需要如何擴展。

而在成本方面，以AMD為例，通過Chiplet的設計思路，除了能夠降低40%的制造成本，還可以更加靈活地銷售服務器芯片，根據需要添加和移除小芯片，并能針對不同的功能選項制定不同芯片的價格區(qū)間。文章來源地址http://www.zghlxwxcb.cn/news/detail-509814.html

到了這里，關于汽車芯片，競逐新周期的文章就介紹完了。如果您還想了解更多內容，請在右上角搜索TOY模板網以前的文章或繼續(xù)瀏覽下面的相關文章，希望大家以后多多支持TOY模板網！