国产 无码 综合区,色欲AV无码国产永久播放,无码天堂亚洲国产AV,国产日韩欧美女同一区二区

Cadence?Allegro?PCB從17.x降版本為16.x方法

這篇具有很好參考價(jià)值的文章主要介紹了Cadence?Allegro?PCB從17.x降版本為16.x方法。希望對(duì)大家有所幫助。如果存在錯(cuò)誤或未考慮完全的地方,請(qǐng)大家不吝賜教,您也可以點(diǎn)擊"舉報(bào)違法"按鈕提交疑問。

一、工具簡介

???????Cadence Allegro版本升級(jí)到17之后,由于采用了新的數(shù)據(jù)存儲(chǔ)格式,這就造成了Allegro 17.x 設(shè)計(jì)的文件不能向下兼容。通常情況下客戶采用17.x設(shè)計(jì)的文件或Demo給到你進(jìn)行改版,而你還在用16.6,就會(huì)面臨設(shè)計(jì)文件打不開的問題。

???????分享一個(gè)阿貍狗降版本工具供給大家使用。

Cadence?Allegro?PCB從17.x降版本為16.x方法

二、工具使用

???????軟件使用時(shí),點(diǎn)擊“瀏覽”,選擇需要降版本的17.4或者17.2的文件,再點(diǎn)擊第2個(gè)“瀏覽”,選擇轉(zhuǎn)換后的文件保存路徑,最后點(diǎn)擊“轉(zhuǎn)換”即可。

三、注意問題

???????轉(zhuǎn)換成功后,使用Allegro?16.x版本軟件可以直接打開轉(zhuǎn)換后的PCB文件。但是仔細(xì)觀察會(huì)發(fā)現(xiàn),所有的走線不圓滑,拐彎的線都是似斷非斷的。

Cadence?Allegro?PCB從17.x降版本為16.x方法

???????解決方法:

???????這個(gè)是allegro軟件設(shè)置的問題,把圖示這項(xiàng)勾上即可。

Cadence?Allegro?PCB從17.x降版本為16.x方法

參考資料及下載方法:

https://www.mr-wu.cn/downgrading-allegro-file-to-an-earlier-version/

如果有其他問題,歡迎留言相互學(xué)習(xí)。文章來源地址http://www.zghlxwxcb.cn/news/detail-507235.html

到了這里,關(guān)于Cadence?Allegro?PCB從17.x降版本為16.x方法的文章就介紹完了。如果您還想了解更多內(nèi)容,請(qǐng)?jiān)谟疑辖撬阉鱐OY模板網(wǎng)以前的文章或繼續(xù)瀏覽下面的相關(guān)文章,希望大家以后多多支持TOY模板網(wǎng)!

本文來自互聯(lián)網(wǎng)用戶投稿,該文觀點(diǎn)僅代表作者本人,不代表本站立場。本站僅提供信息存儲(chǔ)空間服務(wù),不擁有所有權(quán),不承擔(dān)相關(guān)法律責(zé)任。如若轉(zhuǎn)載,請(qǐng)注明出處: 如若內(nèi)容造成侵權(quán)/違法違規(guī)/事實(shí)不符,請(qǐng)點(diǎn)擊違法舉報(bào)進(jìn)行投訴反饋,一經(jīng)查實(shí),立即刪除!

領(lǐng)支付寶紅包贊助服務(wù)器費(fèi)用

相關(guān)文章

  • Cadence Allegro 17.4學(xué)習(xí)記錄開始01-原理圖Capture CIS 17.4

    Cadence Allegro 17.4學(xué)習(xí)記錄開始01-原理圖Capture CIS 17.4

    在打開軟件前,可以先創(chuàng)建一個(gè)工程文件夾,然后在這個(gè)工程文件夾里面創(chuàng)建3個(gè)文件夾,分別用于存放原理圖文件,封裝,PCB文件,這是一個(gè)好習(xí)慣便于管理文件。 使用軟件:Capture CIS17.4, 首次打開這個(gè)軟件,出現(xiàn)以下選擇:根據(jù)①②③這三個(gè)步驟選擇即可。 創(chuàng)建工程:

    2024年02月02日
    瀏覽(25)
  • Cadence Allegro 17.4學(xué)習(xí)記錄開始04-制作封裝STM32為例

    Cadence Allegro 17.4學(xué)習(xí)記錄開始04-制作封裝STM32為例

    根據(jù)元器件的規(guī)格書,找到封裝圖片,分析資料 制作焊盤需要記住管腳補(bǔ)償: 凡億的資料有介紹: 這個(gè)STM32的封裝有有個(gè)焊盤需要制作,都是表貼焊盤: 第一;選擇單位 第二:選擇焊盤種類和形狀 第三:設(shè)置正規(guī)則焊盤的大小,熱風(fēng)焊盤和隔離焊盤是負(fù)片層才使用的,可以

    2024年02月12日
    瀏覽(18)
  • cadence allegro 設(shè)計(jì)時(shí)旋轉(zhuǎn)整個(gè)版圖方法和步驟

    cadence allegro 設(shè)計(jì)時(shí)旋轉(zhuǎn)整個(gè)版圖方法和步驟

    在做PCB設(shè)計(jì)時(shí),如果需要對(duì)整個(gè)PCB板進(jìn)行旋轉(zhuǎn),具體操作的步驟如下所示:? 第一步,將PCB上所有元素進(jìn)行解鎖Unfix,然后點(diǎn)擊Display-Color/Visibility選項(xiàng),在彈出的對(duì)話框中點(diǎn)擊Global Visibility:后面的On按鍵; 第二步,在彈出的對(duì)話框中點(diǎn)擊“是”按鍵,然后點(diǎn)擊Color Dialog選項(xiàng)卡

    2024年02月11日
    瀏覽(26)
  • 解決Cadence 17.4軟件無法啟動(dòng),capture cis啟動(dòng)緩慢,打開項(xiàng)目緩慢,allegro 打開程序未響應(yīng)(即使微軟拼音切換兼容模式也無法解決的情況)

    解決Cadence 17.4軟件無法啟動(dòng),capture cis啟動(dòng)緩慢,打開項(xiàng)目緩慢,allegro 打開程序未響應(yīng)(即使微軟拼音切換兼容模式也無法解決的情況)

    該問題并非和諧軟件的問題 而是Cadence 授權(quán)驗(yàn)證機(jī)制導(dǎo)致,正常情況如果剛安裝完的新系統(tǒng)不會(huì)出現(xiàn),單很多情況下工程師使用的電腦有多網(wǎng)卡或多虛擬網(wǎng)卡 導(dǎo)致軟件難以訪問授權(quán)端口,至使軟件無法正常啟動(dòng) 解決方案: 在高級(jí)網(wǎng)絡(luò)設(shè)置里,先禁用掉所有網(wǎng)卡,然后從本地

    2024年02月17日
    瀏覽(135)
  • Allegro如何在PCB上開槽的三種方法操作指導(dǎo)

    Allegro如何在PCB上開槽的三種方法操作指導(dǎo)

    Allegro如何在PCB上開槽的三種方法操作指導(dǎo) 當(dāng)PCB有特殊設(shè)計(jì)要求的時(shí)候,需要在PCB上開槽,Allegro支持在PCB上開槽操作,具體操作如下 以下圖為例,需要在這個(gè)板框中間開槽 開方形槽 選擇shape add rect命令 畫在Board Geometry-outline層,type選擇Unfilled 在需要開槽的地方畫一個(gè)方形的

    2023年04月10日
    瀏覽(105)
  • Allegro如何在PCB上查看pin number的三種方法操作指導(dǎo)

    Allegro如何在PCB上查看pin number的三種方法操作指導(dǎo)

    Allegro 如何在PCB上查看pin number的三種方法操作指導(dǎo) Allegro支持快捷的在PCB上查看pin number,如下圖 具體操作如下 方法一:show element 選擇Show Element命令 Find選擇Pins

    2024年02月08日
    瀏覽(42)
  • 從Altium原理圖遷移轉(zhuǎn)換到Cadence OrCAD17.2試用方法

    1. OrCAD?Capture 作為行業(yè)標(biāo)準(zhǔn)的PCB原理圖輸入方式,是當(dāng)今世界最流行的原理圖輸入工具之一,具有簡單直觀的用戶設(shè)計(jì)界面。不管是用于設(shè)計(jì)模擬電路、復(fù)雜的PCB、FPGA和CPLD、PCB改版的原理圖修改還是用于設(shè)計(jì)層次模塊,OrCAD Capture都能為設(shè)計(jì)師提供快速的設(shè)計(jì)輸入工具。 ?

    2024年02月10日
    瀏覽(31)
  • Cadence Allegro

    Cadence Allegro

    單位換算:1mil = 0.0254mm,1mm約等于39.37mil,mil單位較小,我們一般保留2位小數(shù)即可。 ? ? 制作過孔Via流程如下: ? ? ? 在 Hole type 下拉框中選擇鉆孔的類型。 有如下三種選擇: Circle Drill: 圓形鉆孔;? Oval Slot: 橢圓形孔; Rectangle Slot: 矩形孔。 在 Plating 中可選擇孔的屬性

    2024年02月06日
    瀏覽(20)
  • Cadence&Allegro隨記02

    Cadence&Allegro隨記02

    WARNING(ORCAP-1600): Net has fewer than two connections XXX WARNING(ORCAP-1611): Two nets in same schematic have the same name, but there is no off-page connector XXX WARNING(ORCAP-36006): Part Name “EL3H7-G_4PIN_SOP-4_L4_4-W2_8-P1_27-LS7_0-TL_EL3H7-G_4PIN” is renamed to “EL3H7-G_4PIN_SOP-4_L4_4-W2_8-P1”. ERROR(SPMHGE-82): Pin numbers do not match be

    2024年02月04日
    瀏覽(23)
  • Cadence 16.6報(bào)錯(cuò)ERROR(ORCIS-6245)和ERROR(ORCIS-6250)解決方法

    Cadence 16.6報(bào)錯(cuò)ERROR(ORCIS-6245)和ERROR(ORCIS-6250)解決方法

    在使用Cadence16.6時(shí),遇到一個(gè)報(bào)錯(cuò)信息,報(bào)錯(cuò)具體內(nèi)容如下: ERROR(ORCIS-6245): Database Operation Failed Please Check Session For More Details ERROR(ORCIS-6250): ODBC Error Code: 1021 Description: 數(shù)據(jù)被截?cái)唷?? 起因是在使用Reports->CIS Bill of Materials->Standard導(dǎo)出器件清單是出現(xiàn)了報(bào)錯(cuò)信息,且實(shí)際生成

    2024年02月09日
    瀏覽(247)

覺得文章有用就打賞一下文章作者

支付寶掃一掃打賞

博客贊助

微信掃一掃打賞

請(qǐng)作者喝杯咖啡吧~博客贊助

支付寶掃一掃領(lǐng)取紅包,優(yōu)惠每天領(lǐng)

二維碼1

領(lǐng)取紅包

二維碼2

領(lǐng)紅包