Cadence Allegro 17.4學(xué)習(xí)記錄開(kāi)始01-原理圖Capture CIS 17.4
一、創(chuàng)建工程文件夾
在打開(kāi)軟件前，可以先創(chuàng)建一個(gè)工程文件夾，然后在這個(gè)工程文件夾里面創(chuàng)建3個(gè)文件夾，分別用于存放原理圖文件，封裝，PCB文件，這是一個(gè)好習(xí)慣便于管理文件。
二、建立原理圖工程
使用軟件：Capture CIS17.4，
首次打開(kāi)這個(gè)軟件，出現(xiàn)以下選擇：根據(jù)①②③這三個(gè)步驟選擇即可。
創(chuàng)建工程：
第一，點(diǎn)擊工程，彈出對(duì)話框
打開(kāi)原理圖文件夾里面，就會(huì)用有原理圖文件了
這個(gè)就是創(chuàng)建原理圖工程的方法，推薦使用這個(gè)方法
第二，點(diǎn)擊設(shè)計(jì)，直接創(chuàng)建原理圖工程，默認(rèn)名，DESIGN1
這個(gè)也可以創(chuàng)建原理圖工程，都是一樣的，我一般不使用，需要修改名字
三、創(chuàng)建元件庫(kù)
名字和路徑都默認(rèn)了，保存在SCH文件夾里。
下面就可以開(kāi)始繪制自己需要的原理圖元件符號(hào)了
繪制元件庫(kù)符號(hào)實(shí)例
簡(jiǎn)單的元件，比如AT24C02
第一，新建元件
第二，點(diǎn)擊OK，進(jìn)入元件繪制界面
繪制元件的基本步驟與Altium designer的基本一致，放置管腳、設(shè)置管腳屬性、放置Body、設(shè)置元件屬性
第三，放置管腳陣列（Pin Array），管腳陣列可以同時(shí)放置多個(gè)管腳，實(shí)現(xiàn)快捷放置
具體使用，選中PIN ARRAY，如下，注意，其中名稱可以用以數(shù)字結(jié)尾的字符串，后續(xù)增加的管腳會(huì)以每次步進(jìn)值增加該值。
圖中設(shè)置的結(jié)果如下
第四，設(shè)置管腳屬性
第五，放置Body
下面就是完成后的元件符號(hào)
homogeneous分列元件的分部具有相同屬性，比如運(yùn)放，LM358
第一，新建元件
第二，點(diǎn)擊OK，進(jìn)入元件繪制界面
第三，放置管腳陣列（Pin Array），管腳陣列可以同時(shí)放置多個(gè)管腳
第四，設(shè)置管腳屬性
第五，放置Body，文本標(biāo)志
這樣就可以了
heterogenous分列元件的分部具有不同屬性，比如STM32單片機(jī)IC，STM32F405RGT6
第一，新建元件
按照IO口、電源、啟動(dòng)，將管腳分為4個(gè)部分，分別為PAPB口、PCPD口、啟動(dòng)、電源部分。
封裝為L(zhǎng)QFP64,如下圖
第二，點(diǎn)擊OK，進(jìn)入元件繪制界面
繪制元件的基本步驟與Altium designer的基本一致，
放置管腳、設(shè)置管腳屬性、放置Body、設(shè)置元件屬性
根據(jù)放置管腳、設(shè)置管腳屬性、放置Body、設(shè)置元件屬性這四個(gè)屬性分別繪制ABCD四個(gè)部分就可以了，
這樣就可以了
元件庫(kù)網(wǎng)址
這里有兩個(gè)網(wǎng)址，可以下載元件庫(kù)，
新版的網(wǎng)址，鏈接: IC封裝網(wǎng)-行業(yè)IPC標(biāo)準(zhǔn)化的元件庫(kù)及PCB封裝庫(kù)資源下載平臺(tái)
舊版的網(wǎng)址，鏈接: IC封裝網(wǎng)
兩個(gè)網(wǎng)址，都可以下載元件庫(kù)
總結(jié)
- 簡(jiǎn)單元件制作
可用管腳陣列加快設(shè)計(jì)
可多選管腳實(shí)現(xiàn)快捷操作
創(chuàng)建元件的時(shí)候，可以不填寫(xiě)元件管腳數(shù)量，在修改元件封裝的時(shí)候再進(jìn)行修改，元件管件數(shù)可隨時(shí)修改
繪制不規(guī)則的元件的時(shí)候，通過(guò)修改柵格選項(xiàng)pointer snap to grid，實(shí)現(xiàn)在任意處繪制圖線
2 .分列元件制作
homogeneous分列元件的分部具有相同屬性
heterogenous分列元件的分部具有不同屬性
元件庫(kù)是可以復(fù)用的，也就是我們不需要每次設(shè)計(jì)電路板的時(shí)候都重新設(shè)計(jì)元件，我們可以使用以前的自己畫(huà)的，或者是其他人的。但是繪制元件這個(gè)操作是我們必須學(xué)會(huì)的，也是必須掌握的，因?yàn)樾酒念愋褪菬o(wú)窮無(wú)盡的，如果我們遇到一個(gè)全新的芯片，我們無(wú)需到處找別人做好的元件，而是自己繪制。但是重復(fù)造輪子是沒(méi)有意義的，盡量使用已有的元件，加快開(kāi)發(fā)速度。文章來(lái)源：http://www.zghlxwxcb.cn/news/detail-787377.html
四、自帶元件庫(kù)
Cadence元件庫(kù)
Cadence自帶元件庫(kù)位置為安裝目錄\Cadence_SPB_17.4-2019\tools\capture\library
明天繼續(xù)以下內(nèi)容：
元件庫(kù)復(fù)用
繪制原理圖
原理圖DRC檢查
#原理圖生成網(wǎng)表
原理圖導(dǎo)出BOM
#原理圖導(dǎo)出PDF文檔
2023-02-07文章來(lái)源地址http://www.zghlxwxcb.cn/news/detail-787377.html
到了這里，關(guān)于Cadence Allegro 17.4學(xué)習(xí)記錄開(kāi)始01-原理圖Capture CIS 17.4的文章就介紹完了。如果您還想了解更多內(nèi)容，請(qǐng)?jiān)谟疑辖撬阉鱐OY模板網(wǎng)以前的文章或繼續(xù)瀏覽下面的相關(guān)文章，希望大家以后多多支持TOY模板網(wǎng)！
