国产 无码 综合区,色欲AV无码国产永久播放,无码天堂亚洲国产AV,国产日韩欧美女同一区二区

  1. Toy模板網首頁
  2. >Toy博客

Cadence&Allegro隨記02

2年前作者：kufupotato分類：Toy博客閱讀(23)違法舉報

這篇具有很好參考價值的文章主要介紹了Cadence&Allegro隨記02。希望對大家有所幫助。如果存在錯誤或未考慮完全的地方，請大家不吝賜教，您也可以點擊"舉報違法"按鈕提交疑問。

cadence導出網表錯誤記錄

報錯合集(V16.6)

  1. WARNING(ORCAP-1600): Net has fewer than two connections XXX
  2. WARNING(ORCAP-1611): Two nets in same schematic have the same name, but there is no off-page connector XXX
  3. WARNING(ORCAP-36006): Part Name “EL3H7-G_4PIN_SOP-4_L4_4-W2_8-P1_27-LS7_0-TL_EL3H7-G_4PIN” is renamed to “EL3H7-G_4PIN_SOP-4_L4_4-W2_8-P1”.
  4. ERROR(SPMHGE-82): Pin numbers do not match between symbol and component. Run dev_check on device file for more information.
  5. ERROR(SPMHNI-189): Problems with the name of device ‘xxxxx’: ‘Name is too long.’.

解決方法

[1]ORCAP-1600

單點網絡,沒有連接

[2]ORCAP-1611

是對off-page connnector連接符的使用，如下圖，用于連接不同PAGE頁面的同一網絡，需要保證PAGE都在同一文件夾下。
two nets in same schematic have the same name, but there is no off-page conn,Cadence&Allegro學習筆記,經驗分享,硬件工程

[3]ORCAP-36006

Part Name 太長，在OrCAD通過修改name char limit數值解決
two nets in same schematic have the same name, but there is no off-page conn,Cadence&Allegro學習筆記,經驗分享,硬件工程
two nets in same schematic have the same name, but there is no off-page conn,Cadence&Allegro學習筆記,經驗分享,硬件工程
two nets in same schematic have the same name, but there is no off-page conn,Cadence&Allegro學習筆記,經驗分享,硬件工程
two nets in same schematic have the same name, but there is no off-page conn,Cadence&Allegro學習筆記,經驗分享,硬件工程

[4]SPMHGE-82

符號引腳數和封裝引腳數沒有對上，修改封裝和引腳，保證引腳一一對應

[5]SPMHNI-189

和ORCAP-36006錯誤相似，在PCB Editor中修改
two nets in same schematic have the same name, but there is no off-page conn,Cadence&Allegro學習筆記,經驗分享,硬件工程
two nets in same schematic have the same name, but there is no off-page conn,Cadence&Allegro學習筆記,經驗分享,硬件工程

記錄中…文章來源地址http://www.zghlxwxcb.cn/news/detail-761705.html

到了這里，關于Cadence&Allegro隨記02的文章就介紹完了。如果您還想了解更多內容，請在右上角搜索TOY模板網以前的文章或繼續(xù)瀏覽下面的相關文章，希望大家以后多多支持TOY模板網！

本文來自互聯(lián)網用戶投稿，該文觀點僅代表作者本人，不代表本站立場。本站僅提供信息存儲空間服務，不擁有所有權，不承擔相關法律責任。如若轉載，請注明出處： 如若內容造成侵權/違法違規(guī)/事實不符，請點擊違法舉報進行投訴反饋，一經查實，立即刪除！

領支付寶紅包贊助服務器費用

相關文章

  • Cadence Allegro導出Gerber步驟

    Allegro PCB Designer 17.4-2019 Setup User Preferences... File_management Output_dir ads_sdart Value : Gerber-PRO_NAME_HW_VER Gerber-PRO_NAME_HW_VER 文件夾與 *.brd 處于同一目錄下 Apply OK Display Status DRCs and Backdrills Update DRC 結果顯示全部為綠色方可進行下一步 若結果不全是綠色，按照 DRC排查 步驟，找出并清除

    2024年02月12日
    瀏覽(49)
  • 基于Cadence Allegro無盤設計操作流程

    基于Cadence Allegro無盤設計操作流程

    無盤設計 1.因為過孔具有電容效應，無盤設計能最大限度保證阻抗連續(xù)性，從而減小反射與插損； 2.減緩走線壓力，降低產品成本與風險； Setup?Constraints?Model?Spacing Models?勾選Hole to line Setup?Unused Pads Suppression 光繪鉆孔層注明無盤設計:Non-functional pads on internal signal layer

    2024年02月10日
    瀏覽(23)
  • Cadence （Allegro） 轉 Altium Designer

    Cadence （Allegro） 轉 Altium Designer

    Cadence 版本 17.4 AD 版本 AD22 第一步：在Altium Designer 22 軟件中找到? Allegro2Altium.bat 和? AllegroExportViews.txt 文件，（對于AD22 在 安裝目錄……AltiumAD22System）copy 到一個新建的文件夾。 第二步：在cadence安裝目錄下找到? extracta.exe文件的路徑，（對于Cadence 17.4在 安裝目錄……SP

    2024年02月06日
    瀏覽(22)
  • Cadence Allegro PCB 鋪銅管理

    Cadence Allegro PCB 鋪銅管理

    在鋪銅前一般要先放置禁止鋪銅區(qū)域，以規(guī)定鋪銅的范圍，一般禁止鋪銅區(qū)域分為Rout Keepin和Rout Keepout兩種類型，Rout Keepin是在區(qū)域外禁止鋪銅，Rout Keepout是在區(qū)域內禁止鋪銅。 Setup---Areas---Route Keepin:? 點擊了Rout Keepin后默認是以多邊形來繪制，可以在工具欄中切換要繪制的形

    2024年02月09日
    瀏覽(32)
  • Cadence Allegro PCB 光繪文件制作

    Cadence Allegro PCB 光繪文件制作

    光繪文件用于生產制造。 ????????檢查鋪銅是正片還是負片，以及生產文件的格式 ? ????????檢查層疊的厚度，結構，正負片 ????????DRC檢查必須全部為0。 （1）、鉆孔參數設置 ????????一般保持默認即可，點擊close后會自動生成nc_param.txt參數文件 ?（2）、生

    2024年02月13日
    瀏覽(23)

  • leetcode 2446. Determine if Two Events Have Conflict

    You are given two arrays of strings that represent two inclusive events that happened on the same day, event1 and event2, where: event1 = [startTime1, endTime1] and event2 = [startTime2, endTime2]. Event times are valid 24 hours format in the form of HH:MM. A conflict happens when two events have some non-empty intersection (i.e., some moment is common to bo

    2024年02月22日
    瀏覽(24)
  • 如何在cadence的allegro中快速找到元件

    如何在cadence的allegro中快速找到元件

    cadence軟件功能十分強大，其中在allegro中尋找特定的元件有多種方法，這里介紹兩種。 我們可以在原理圖軟件capture中點中一個元件，然后就可以在PCB軟件allegro中快速得到元件的定位，就像這樣： 在原理圖CAPTURE左側對話框中，Hierarchy欄里找到我們需要尋找的元件U10，然后在原

    2024年02月03日
    瀏覽(28)
  • Cadence Allegro 導出器件引腳信息報告

    Cadence Allegro 導出器件引腳信息報告

    當我們需要用到器件的引腳相關信息時，可以利用allegro中的reports這個功能導出器件的相關信息。下面是具體的操作步驟。 第一步，打開工具欄Tools-Reports，如圖一；其中Reports窗口如圖二所示。 圖1 第二步，在Reports窗口中，首先點擊New/Edit按鈕，接著出現(xiàn)Extract UI界面，在Sel

    2024年02月12日
    瀏覽(347)
  • Cadence Allegro如何設置快捷鍵（很重要）

    Cadence Allegro如何設置快捷鍵（很重要）

    背景：使用過Cadence畫PCB的小伙伴，就知道操作起來對新手來說，就非常不友好了喲！ 一些軟件的通用習慣的快捷鍵，比如：復制/粘貼，CTRL+C/CTRL+V。它是需要單獨設置的，才能生效起作用。 電腦系統(tǒng)：win10 64位 軟件版本：Cadence 16.6（算是經典版本） 一、找到有關快捷鍵配置

    2024年02月04日
    瀏覽(22)
  • Cadence Allegro如何輸出CAD文件（超詳細）

    Cadence Allegro如何輸出CAD文件（超詳細）

    背景：當結構工程師向我要PCB CAD圖紙時，尷尬的一幕：是我盡然輸不出來。原因是我沒設置層，因為此時是4層板，含有中間層是沒法輸出的。不像賊友好的AD，一鍵輸出即可。 下面記錄一下輸出CAD的詳細過程：* 一、設置顯示的層 1、打開工程目錄下的XXX.brd后綴的PCB文件 可

    2024年02月06日
    瀏覽(22)

覺得文章有用就打賞一下文章作者

支付寶掃一掃打賞

博客贊助

微信掃一掃打賞

請作者喝杯咖啡吧~博客贊助

支付寶掃一掃領取紅包，優(yōu)惠每天領

二維碼1

領取紅包

二維碼2

領紅包