国产 无码 综合区,色欲AV无码国产永久播放,无码天堂亚洲国产AV,国产日韩欧美女同一区二区

解決Cadence 17.4軟件無法啟動(dòng),capture cis啟動(dòng)緩慢,打開項(xiàng)目緩慢,allegro 打開程序未響應(yīng)(即使微軟拼音切換兼容模式也無法解決的情況)

這篇具有很好參考價(jià)值的文章主要介紹了解決Cadence 17.4軟件無法啟動(dòng),capture cis啟動(dòng)緩慢,打開項(xiàng)目緩慢,allegro 打開程序未響應(yīng)(即使微軟拼音切換兼容模式也無法解決的情況)。希望對(duì)大家有所幫助。如果存在錯(cuò)誤或未考慮完全的地方,請(qǐng)大家不吝賜教,您也可以點(diǎn)擊"舉報(bào)違法"按鈕提交疑問。

本人也遇到即使切換微軟拼音兼容模式,allegro依然未響應(yīng)的問題(win11 64 企業(yè)版 cadence17.4 補(bǔ)丁031)

問題分析

該問題并非和諧軟件的問題 而是Cadence 授權(quán)驗(yàn)證機(jī)制導(dǎo)致,正常情況如果剛安裝完的新系統(tǒng)不會(huì)出現(xiàn),單很多情況下工程師使用的電腦有多網(wǎng)卡或多虛擬網(wǎng)卡 導(dǎo)致軟件難以訪問授權(quán)端口,至使軟件無法正常啟動(dòng)
解決方案:
在高級(jí)網(wǎng)絡(luò)設(shè)置里,先禁用掉所有網(wǎng)卡,然后從本地網(wǎng)卡依次一個(gè)一個(gè)測試,啟用一個(gè)網(wǎng)卡打開軟件試試,不行就禁用再啟動(dòng)第二個(gè)??傆幸粋€(gè)是正常的。candence17.4原理圖打不開是怎么回事,硬件工程,pcb工藝,fpga開發(fā),驅(qū)動(dòng)開發(fā),dsp開發(fā)candence17.4原理圖打不開是怎么回事,硬件工程,pcb工藝,fpga開發(fā),驅(qū)動(dòng)開發(fā),dsp開發(fā)## 好麻煩啊,那我要是需要虛擬網(wǎng)卡怎么弄?
也可以解決,就是調(diào)整下網(wǎng)卡在系統(tǒng)里的優(yōu)先順序(不是計(jì)算機(jī)專業(yè),描述的不準(zhǔn)確),在cmd窗口輸出ipconfig就可以看到所有啟用網(wǎng)卡(網(wǎng)卡均啟用狀態(tài)下),我們需要把正確的網(wǎng)卡調(diào)至第一,我這邊已經(jīng)調(diào)整好了

candence17.4原理圖打不開是怎么回事,硬件工程,pcb工藝,fpga開發(fā),驅(qū)動(dòng)開發(fā),dsp開發(fā)如何調(diào)整?在高級(jí)網(wǎng)絡(luò)設(shè)置里,更多適配器選項(xiàng)。選擇相應(yīng)的網(wǎng)卡,右擊屬性
candence17.4原理圖打不開是怎么回事,硬件工程,pcb工藝,fpga開發(fā),驅(qū)動(dòng)開發(fā),dsp開發(fā)選擇IPV4,屬性
candence17.4原理圖打不開是怎么回事,硬件工程,pcb工藝,fpga開發(fā),驅(qū)動(dòng)開發(fā),dsp開發(fā)點(diǎn)擊高級(jí),高級(jí)窗口有自動(dòng)越點(diǎn),把打勾去掉,接口越點(diǎn)數(shù) 手動(dòng)填入。數(shù)字越小優(yōu)先級(jí)越高,建議從10以上開始,比如我設(shè)置的是 正確的網(wǎng)卡是10 其它的按照一樣的步驟填入的是11 12 20 21 … 填寫好后確定確定關(guān)閉窗口就行 這樣從CMD里 輸入ipconfig后你會(huì)看到網(wǎng)卡順序發(fā)生了變化,關(guān)閉窗口。此時(shí)即使所有網(wǎng)卡啟動(dòng),軟件也能正常運(yùn)行。文章來源地址http://www.zghlxwxcb.cn/news/detail-580248.html

該方法是本人自己摸索出來的,折騰了好久。也希望能幫助剛?cè)腴T的童鞋快速解決問題。供小白學(xué)習(xí)使用,請(qǐng)支持入正

另附遇到一個(gè)安裝與和HX失敗的問題,如果你計(jì)算機(jī)安裝過阿里系軟件,會(huì)在后臺(tái)運(yùn)行一個(gè)alibaba protect進(jìn)程,可以在任務(wù)管理器里看到,軟件機(jī)制不清楚,但是Cadence在安裝補(bǔ)丁過程中會(huì)批量修改文件名,alibaba protect會(huì)掃描所有文件修改操作,會(huì)出現(xiàn)沖突,導(dǎo)致失敗。解決方案,先卸載阿里系列軟件,再進(jìn)行操作。

到了這里,關(guān)于解決Cadence 17.4軟件無法啟動(dòng),capture cis啟動(dòng)緩慢,打開項(xiàng)目緩慢,allegro 打開程序未響應(yīng)(即使微軟拼音切換兼容模式也無法解決的情況)的文章就介紹完了。如果您還想了解更多內(nèi)容,請(qǐng)?jiān)谟疑辖撬阉鱐OY模板網(wǎng)以前的文章或繼續(xù)瀏覽下面的相關(guān)文章,希望大家以后多多支持TOY模板網(wǎng)!

本文來自互聯(lián)網(wǎng)用戶投稿,該文觀點(diǎn)僅代表作者本人,不代表本站立場。本站僅提供信息存儲(chǔ)空間服務(wù),不擁有所有權(quán),不承擔(dān)相關(guān)法律責(zé)任。如若轉(zhuǎn)載,請(qǐng)注明出處: 如若內(nèi)容造成侵權(quán)/違法違規(guī)/事實(shí)不符,請(qǐng)點(diǎn)擊違法舉報(bào)進(jìn)行投訴反饋,一經(jīng)查實(shí),立即刪除!

領(lǐng)支付寶紅包贊助服務(wù)器費(fèi)用

相關(guān)文章

  • Cadence Allegro 17.4學(xué)習(xí)記錄開始32-PCB Editor 17.4軟件PCB中Mark點(diǎn),工藝邊,阻抗和工藝相關(guān)文件

    Cadence Allegro 17.4學(xué)習(xí)記錄開始32-PCB Editor 17.4軟件PCB中Mark點(diǎn),工藝邊,阻抗和工藝相關(guān)文件

    對(duì)于拼板的PCB板卡來說,每個(gè)單板上可以不添加Mark點(diǎn),Mark點(diǎn)加在工藝邊上即可; TOP面跟Bottom面都有貼片元器件的情況下,兩面都需要添加Mark點(diǎn); 單板上所添加的Mark點(diǎn)的中心點(diǎn)距離板邊的距離盡量保證至少3mm; 為了保證印刷和貼片的識(shí)別效果,Mark點(diǎn)范圍內(nèi)盡量沒有焊盤、

    2024年02月13日
    瀏覽(42)
  • 04、Cadence使用記錄之器件連接的連線、網(wǎng)絡(luò)、總線、差分(OrCAD Capture CIS)

    04、Cadence使用記錄之器件連接的連線、網(wǎng)絡(luò)、總線、差分(OrCAD Capture CIS)

    前置教程: 01、Cadence使用記錄之新建工程與基礎(chǔ)操作(原理圖繪制:OrCAD Capture CIS) 02、Cadence使用記錄之創(chuàng)建元器件—原理圖和封裝(OrCAD Capture CIS) 03、Cadence使用記錄之超多引腳元器件的快速創(chuàng)建方法(OrCAD Capture CIS) 非常簡單的連線技巧,點(diǎn)擊Place里面的Wire就能連起來了

    2024年02月08日
    瀏覽(27)
  • 02、Cadence使用記錄之創(chuàng)建元器件---原理圖和封裝(OrCAD Capture CIS)

    02、Cadence使用記錄之創(chuàng)建元器件---原理圖和封裝(OrCAD Capture CIS)

    參考的教程是B站的視頻:allegro軟件入門視頻教程全集100講 前置教程: ## 01、Cadence使用記錄之新建工程與基礎(chǔ)操作(原理圖繪制:OrCAD Capture CIS) 這邊作為示例,使用TPS450作為要繪制的原理圖器件,其基本的Symbol可以參考器件手冊TPS5450 : 打開前置教程中創(chuàng)建的工程,先選中

    2024年02月06日
    瀏覽(22)
  • Cadence17.4操作經(jīng)驗(yàn)

    Cadence17.4操作經(jīng)驗(yàn)

    目錄 Cadence17.4打開原理圖 1. 運(yùn)行“Capture CIS 17.4” 2. 打開原理圖工程文件*.opj ?如上圖圖標(biāo),其程序位置參考如下: D:CadenceCadence_SPB_17.4-2019toolsbinCapture.exe 如:D:V1.1DrvBd20221103Hi8040_VBhi8040_vb.opj 建議目錄中不要有中文和空格

    2024年02月07日
    瀏覽(31)
  • 【cadence17.4窗口顯示不全】

    【cadence17.4窗口顯示不全】

    # 問題的描述 最近升級(jí)cadence到17.4,體驗(yàn)一下新版本帶來的新體驗(yàn),發(fā)現(xiàn)升級(jí)后,設(shè)置對(duì)話框顯示不全,看不見確認(rèn)按鈕,給操作帶來不好的體驗(yàn)感,可能是軟件bug問題,于是經(jīng)過不斷的摸索,終于完美解決此問題,特地分享出來,供大家參考。 圖一 如圖一所示看不到確認(rèn)按

    2024年02月09日
    瀏覽(110)
  • Cadence(九)17.4規(guī)則與間距設(shè)置

    Cadence(九)17.4規(guī)則與間距設(shè)置

    目錄 1.布線規(guī)則 2.NECK走線 ?3.差分走線相關(guān)設(shè)置 ?4.設(shè)置space間距 ?5.高亮操作 ?6.區(qū)域規(guī)則 1.間距規(guī)則 打開規(guī)則管理器:setup - constraints -?constraints manager 首先,我們最開始打開管理器,所有走線都服從default規(guī)則,并且系統(tǒng)默認(rèn)5mil。 我們首先在 space 選項(xiàng)的spacing Constraint se

    2024年01月17日
    瀏覽(87)
  • Cadence 17.4 PSpice仿真555定時(shí)器輸出方波

    目錄 一、引言 二、555定時(shí)器組成多諧振蕩器原理圖 1、555定時(shí)器多諧振蕩器 ?2、OrCAD?PSpice 555定時(shí)器原理圖? 1) PSpice新建仿真項(xiàng)目 2) PSpice仿真器件選取 3)PSpice 555定時(shí)器產(chǎn)生方波原理圖

    2024年02月08日
    瀏覽(123)
  • cadence17.4在allrgro中設(shè)置花焊盤(十字焊盤)

    cadence17.4在allrgro中設(shè)置花焊盤(十字焊盤)

    在allrgro中設(shè)置花焊盤(十字焊盤) Setup-Design Parameter-Shapes-Dynamic shape-Edit global dynamic shape parameters- Thermal relief connects? ?

    2024年01月17日
    瀏覽(27)
  • Cadence Allegro 17.4學(xué)習(xí)記錄開始04-制作封裝STM32為例

    Cadence Allegro 17.4學(xué)習(xí)記錄開始04-制作封裝STM32為例

    根據(jù)元器件的規(guī)格書,找到封裝圖片,分析資料 制作焊盤需要記住管腳補(bǔ)償: 凡億的資料有介紹: 這個(gè)STM32的封裝有有個(gè)焊盤需要制作,都是表貼焊盤: 第一;選擇單位 第二:選擇焊盤種類和形狀 第三:設(shè)置正規(guī)則焊盤的大小,熱風(fēng)焊盤和隔離焊盤是負(fù)片層才使用的,可以

    2024年02月12日
    瀏覽(18)
  • 【allegro 17.4軟件操作保姆級(jí)教程六】布線操作基礎(chǔ)之一

    【allegro 17.4軟件操作保姆級(jí)教程六】布線操作基礎(chǔ)之一

    ??個(gè)人主頁: highman110 ??作者簡介:一名硬件工程師,持續(xù)學(xué)習(xí),不斷記錄,保持思考,輸出干貨內(nèi)容 目錄 1.1走線和修線 1.2 Copy操作 1.3 change操作 1.4 刪除操作 1.5 Z-copy操作 1.6 Sub-drawing操作 這兩個(gè)操作是布線時(shí)用的最多最基礎(chǔ)的操作。如下圖,左邊是走線命令(add connect)

    2024年02月03日
    瀏覽(19)

覺得文章有用就打賞一下文章作者

支付寶掃一掃打賞

博客贊助

微信掃一掃打賞

請(qǐng)作者喝杯咖啡吧~博客贊助

支付寶掃一掃領(lǐng)取紅包,優(yōu)惠每天領(lǐng)

二維碼1

領(lǐng)取紅包

二維碼2

領(lǐng)紅包