国产 无码 综合区,色欲AV无码国产永久播放,无码天堂亚洲国产AV,国产日韩欧美女同一区二区

集成電路工程實(shí)驗(yàn)——模擬部分(北京理工大學(xué))

這篇具有很好參考價(jià)值的文章主要介紹了集成電路工程實(shí)驗(yàn)——模擬部分(北京理工大學(xué))。希望對(duì)大家有所幫助。如果存在錯(cuò)誤或未考慮完全的地方,請(qǐng)大家不吝賜教,您也可以點(diǎn)擊"舉報(bào)違法"按鈕提交疑問(wèn)。

一、 實(shí)驗(yàn)內(nèi)容

在 CMOS 工藝下,設(shè)計(jì)一個(gè) CMOS 運(yùn)算放大器,并利用 Virtuoso 工具對(duì)其性能進(jìn)行仿真和分析。

二、 實(shí)驗(yàn)?zāi)康?/h2>

深入理解 CMOS 運(yùn)算放大器的設(shè)計(jì)方法和性能分析方法。

三、 實(shí)驗(yàn)要求

設(shè)計(jì)符合下列要求的 CMOS 運(yùn)算放大器,結(jié)構(gòu)不限。

1、技術(shù)指標(biāo)要求:

供電電壓:VDD 3.3v GND 0v

輸入信號(hào):正弦差分信號(hào)

共模電壓范圍為 1V

差分幅值范圍 1mv

輸出信號(hào):正弦信號(hào)

擺率大于 10V/us(CL=10pF)

單位增益帶寬:GB 不小于 5MHz(CL=10pF),3dB 帶寬:不小于 5KHz。

幅值增益:70dB

相位裕度:大于 60 度

功耗小于 2mW

工作溫度:0~85 攝氏度

2、根據(jù)設(shè)計(jì)指標(biāo)要求,選取、確定適合的電路結(jié)構(gòu),并進(jìn)行計(jì)算分析。逐步完成電路級(jí)設(shè)計(jì)、電路級(jí)仿真各個(gè)步驟。

3、電路的仿真與分析要求,要進(jìn)行直流工作點(diǎn)、交流 AC 分析、瞬態(tài) Trans 分析、建立時(shí)間小信號(hào)特性和擺率大信號(hào)分析,能熟練掌握各種分析的參數(shù)設(shè)置方法。

4、電路性能的優(yōu)化與器件參數(shù)調(diào)試,并給出測(cè)試結(jié)果,要求達(dá)到預(yù)定的技術(shù)指標(biāo)。

5、測(cè)試參數(shù):電壓增益、相位裕量、-3dB 頻率帶寬、擺率

6、整理仿真數(shù)據(jù)與曲線圖表,撰寫并提交實(shí)驗(yàn)報(bào)告

四、實(shí)驗(yàn)結(jié)果及分析

總體電路圖:

集成電路工程實(shí)驗(yàn)——模擬部分(北京理工大學(xué))

仿真參數(shù):

?集成電路工程實(shí)驗(yàn)——模擬部分(北京理工大學(xué))

?電流-30uA

集成電路工程實(shí)驗(yàn)——模擬部分(北京理工大學(xué))

?Ac仿真結(jié)果:

集成電路工程實(shí)驗(yàn)——模擬部分(北京理工大學(xué))

?

由曲線知:

電壓增益為71.025dB

相位裕量為91.21°

-3dB帶寬為5.42kHz

輸入方波后瞬態(tài)仿真:

仿真參數(shù):

集成電路工程實(shí)驗(yàn)——模擬部分(北京理工大學(xué))

集成電路工程實(shí)驗(yàn)——模擬部分(北京理工大學(xué))

結(jié)果:

集成電路工程實(shí)驗(yàn)——模擬部分(北京理工大學(xué))

集成電路工程實(shí)驗(yàn)——模擬部分(北京理工大學(xué))

?

由圖知:

擺率為11.3V/us

五、實(shí)驗(yàn)感悟

??? 實(shí)驗(yàn),我再一次溫習(xí)了放大器參數(shù)的設(shè)計(jì),以及相關(guān)概念的含義。同時(shí),對(duì)cadence的virtuoso的使用有了一個(gè)更加全面的掌握,對(duì)性能指標(biāo)的測(cè)量有了更深刻的了解。文章來(lái)源地址http://www.zghlxwxcb.cn/news/detail-479693.html

到了這里,關(guān)于集成電路工程實(shí)驗(yàn)——模擬部分(北京理工大學(xué))的文章就介紹完了。如果您還想了解更多內(nèi)容,請(qǐng)?jiān)谟疑辖撬阉鱐OY模板網(wǎng)以前的文章或繼續(xù)瀏覽下面的相關(guān)文章,希望大家以后多多支持TOY模板網(wǎng)!

本文來(lái)自互聯(lián)網(wǎng)用戶投稿,該文觀點(diǎn)僅代表作者本人,不代表本站立場(chǎng)。本站僅提供信息存儲(chǔ)空間服務(wù),不擁有所有權(quán),不承擔(dān)相關(guān)法律責(zé)任。如若轉(zhuǎn)載,請(qǐng)注明出處: 如若內(nèi)容造成侵權(quán)/違法違規(guī)/事實(shí)不符,請(qǐng)點(diǎn)擊違法舉報(bào)進(jìn)行投訴反饋,一經(jīng)查實(shí),立即刪除!

領(lǐng)支付寶紅包贊助服務(wù)器費(fèi)用

相關(guān)文章

  • 模擬CMOS集成電路設(shè)計(jì)入門學(xué)習(xí)(3)

    模擬CMOS集成電路設(shè)計(jì)入門學(xué)習(xí)(3)

    共源極 (1)采用電阻負(fù)載的共源極 電路的大信號(hào)和小信號(hào)的特性我們都需要研究。{電路的 輸入阻抗 在 低頻 時(shí)非常高} ①?gòu)?開始增大, 截止 ,; ②接近時(shí),開始 導(dǎo)通 ,電流流經(jīng)使減??; ③進(jìn)一步增大,也變大但還小于時(shí),NMOS管仍處于 飽和區(qū) ,直到 即=時(shí)( 預(yù)夾斷 )

    2024年02月07日
    瀏覽(94)
  • 模擬CMOS集成電路設(shè)計(jì)入門學(xué)習(xí)(6)

    模擬CMOS集成電路設(shè)計(jì)入門學(xué)習(xí)(6)

    共源共柵結(jié)構(gòu)(Cascode) 回顧: 共源級(jí) 中晶體管可以將電壓信號(hào)轉(zhuǎn)換為電流信號(hào); 共柵級(jí) 的輸入信號(hào)可以是電流。 將共源級(jí)和共柵級(jí)進(jìn)行級(jí)聯(lián): ?:輸入器件;:共源共柵器件; {流經(jīng)和的電流相等} (1)分析共源共柵結(jié)構(gòu)的偏置條件 ? ① 為了保證工作在飽和區(qū) ,必須滿

    2024年02月09日
    瀏覽(97)
  • Ubuntu18.04虛擬機(jī)EDA環(huán)境,支持模擬集成電路、數(shù)字集成電路、數(shù)?;旌显O(shè)計(jì)全流程,包含工藝庫(kù)

    Ubuntu18.04虛擬機(jī)EDA環(huán)境,支持模擬集成電路、數(shù)字集成電路、數(shù)?;旌显O(shè)計(jì)全流程,包含工藝庫(kù)

    搭建了 Ubuntu18.04 虛擬機(jī)環(huán)境,工具包括但不限于: virtuoso IC618,innovus,genus,spectre,xceliummain,formality,synplify,hspice,icc2,primetime,sentaurus,siliconsmart,spyglass,starrc,design compiler,vcs,verdi,calibre,modelsim,tessent,ADS,GoldenGate 等。具體工具及版本見后文圖片。虛擬機(jī)工

    2024年04月14日
    瀏覽(121)
  • 模擬集成電路筆記 | 第一部分 | Chapter 1-3

    本系列筆記是參考書籍《CMOS模擬集成電路》和中科大相關(guān)課程課件而做成,筆記第一版為手寫版,現(xiàn)在在手寫版的基礎(chǔ)上重新編寫第二版(markdown格式)。 如想獲得更好的閱讀體驗(yàn),可進(jìn)入 01-CMOS模擬集成電路筆記 1. MOSFET 的結(jié)構(gòu)(以NMOS為例) 注:n區(qū)得保持與 P 型襯底反偏

    2024年02月06日
    瀏覽(88)
  • 【模擬CMOS集成電路設(shè)計(jì)】帶隙基準(zhǔn)(Bandgap)設(shè)計(jì)與仿真

    【模擬CMOS集成電路設(shè)計(jì)】帶隙基準(zhǔn)(Bandgap)設(shè)計(jì)與仿真

    ??此次設(shè)計(jì),未使用運(yùn)放,使用電流鏡結(jié)構(gòu)為基礎(chǔ)的Bandgap來(lái)滿足設(shè)計(jì)指標(biāo),主要目標(biāo)是在結(jié)構(gòu)簡(jiǎn)單的前提下滿足設(shè)計(jì)指標(biāo)要求。 ??本次設(shè)計(jì)指標(biāo),如表1所示 ??( 線性調(diào)節(jié)率 指輸出基準(zhǔn)電壓隨直流VDD的變化率,電源電壓從電路正常工作的最小電壓起到額定電源電壓為止

    2024年02月13日
    瀏覽(105)
  • 集成電路CAD課程實(shí)驗(yàn)報(bào)告:二輸入與非門電路設(shè)計(jì)、版圖設(shè)計(jì)與仿真

    集成電路CAD課程實(shí)驗(yàn)報(bào)告:二輸入與非門電路設(shè)計(jì)、版圖設(shè)計(jì)與仿真

    一、實(shí)驗(yàn)?zāi)康模?1、掌握Cadence Virtuoso快捷鍵技巧,學(xué)會(huì)使用Cadence進(jìn)行原理圖設(shè)計(jì)、版圖設(shè)計(jì)、原理圖仿真。 實(shí)驗(yàn)使用AMI 0.6u C5N工藝,了解NCSU Cadence設(shè)計(jì)套件(NCSU_Analog_Parts庫(kù))的使用。 實(shí)現(xiàn)二輸入與非門電路設(shè)計(jì)、版圖設(shè)計(jì)與仿真。 實(shí)驗(yàn)步驟: 在庫(kù)管理器中添加一個(gè)庫(kù),為

    2024年02月04日
    瀏覽(103)
  • 電路與電子線路實(shí)驗(yàn)二-mutisim仿真實(shí)驗(yàn)——北京理工大學(xué)

    電路與電子線路實(shí)驗(yàn)二-mutisim仿真實(shí)驗(yàn)——北京理工大學(xué)

    實(shí)驗(yàn)一 一、實(shí)驗(yàn)步驟 元器件的調(diào)用與參數(shù)設(shè)置 調(diào)用電阻Rg_1=400kΩ,Rg_2=200kΩ,? Rd=2kΩ,? Rs=0.5kΩ,? RL=2kΩ 電容C1=C2=C3=100μF 直流電壓源Vd=12V 交流信號(hào)源Vs,其中Vpp=1mV,f=1kHz,AC=1mV,電流偏置為零 接地符,以及2N7000三極管 組成以下電路 ? 分析類型的設(shè)置 1.直流工作點(diǎn)分析:DC 數(shù)

    2024年02月06日
    瀏覽(104)
  • 集成電路測(cè)試簡(jiǎn)介(1)

    集成電路測(cè)試簡(jiǎn)介(1)

    ? ? ? ? 一般的集成電路芯片從設(shè)計(jì)到出貨上板,基本流程可分為 電路設(shè)計(jì)→晶圓制造→晶圓測(cè)試→IC封裝→ 封裝后測(cè)試 →出貨,那么我們主要做的工作就是封裝后測(cè)試。 ? ? ? ?這里的IC測(cè)試主要有兩個(gè)目的:1、確認(rèn)被測(cè)芯片是否符合手冊(cè)上定義的規(guī)范 2、通過(guò)測(cè)試確定芯

    2024年02月03日
    瀏覽(85)
  • 數(shù)字集成電路VLSI復(fù)習(xí)筆記

    數(shù)字集成電路VLSI復(fù)習(xí)筆記

    邏輯門符號(hào) Inverter CMOS NAND Gate CMOS NOR Gate MOS Capacitor nmos cutoff Linear Saturation Channel Charge Carrier velocity nMOS Linear I-V nMOS Saturation I-V Summary nMOS Operation pMOS Operation Inverter Step Response Delay Definitions 3-input NAND Caps Elmore Delay Estimate rising and falling propagation delays of a 2-input NAND driving h identical

    2024年01月18日
    瀏覽(130)
  • 集成電路安全(二):硬件木馬檢測(cè)

    之前在一篇文章《硬件安全一點(diǎn)點(diǎn)概要》簡(jiǎn)單介紹了一下硬件的安全機(jī)制,這里通過(guò)一些論文和書籍資料,對(duì)這個(gè)部分進(jìn)行進(jìn)一步的展開講解。 隨著信息技術(shù)的出現(xiàn),網(wǎng)絡(luò)已經(jīng)深入到人們的日常生活并發(fā)揮著越來(lái)越重要的作用。在這種形勢(shì)下,網(wǎng)絡(luò)攻擊風(fēng)險(xiǎn)也與日俱增。自

    2024年02月10日
    瀏覽(88)

覺得文章有用就打賞一下文章作者

支付寶掃一掃打賞

博客贊助

微信掃一掃打賞

請(qǐng)作者喝杯咖啡吧~博客贊助

支付寶掃一掃領(lǐng)取紅包,優(yōu)惠每天領(lǐng)

二維碼1

領(lǐng)取紅包

二維碼2

領(lǐng)紅包