相關(guān)文章

• 

  數(shù)字集成電路設(shè)計（六、Verilog HDL高級程序設(shè)計舉例）

  在我們的數(shù)電，集成電路設(shè)計里面，一定是層次化設(shè)計的 在一個手機芯片的一個部分，寫的硬件描述語言的層次都能達到20幾層，對于這樣的設(shè)計，我i們就能想到采用底層的設(shè)計，中間層的設(shè)計和頂層的設(shè)計。對于小規(guī)模電路，極小規(guī)模電路，通常想的是先有模塊然后去搭一

  2024年04月16日

  瀏覽(97)
• 

  CMOS 半加器和全加器&&數(shù)字集成電路&& Cadence Virtuoso

  NOR： NAND： 最重要的反相器： NOR: NAND： 最簡單的反相器： 好，現(xiàn)在開始設(shè)計半加器 我是默認(rèn)你是懂半加器原理的 這里先放一個模塊間連線： 然后shift+f看細(xì)節(jié)圖： 這里一個小技巧： 如果發(fā)生導(dǎo)線交叉，可以換個材料，否則就會短路。 直接看Schematic吧 到這里，應(yīng)該能生成

  2024年02月13日

  瀏覽(126)
• 

  [蔡覺平老師主講] Verilog HDL數(shù)字集成電路設(shè)計原理與應(yīng)用

  硬件描述語言，Hardware Description Language （HDL）。利用HDL，可以根據(jù)電路結(jié)構(gòu)的特點，采用層次化的設(shè)計結(jié)構(gòu)，將抽象的邏輯功能用電路的方式進行實現(xiàn)。之后通過EDA（電子設(shè)計自動化）工具，可以將HDL程序綜合成網(wǎng)表，通過自動布線工具把網(wǎng)表轉(zhuǎn)換為具體電路布線結(jié)構(gòu)，用于

  2024年04月12日

  瀏覽(97)

• 模擬集成電路筆記 | 第一部分 | Chapter 1-3

  本系列筆記是參考書籍《CMOS模擬集成電路》和中科大相關(guān)課程課件而做成，筆記第一版為手寫版，現(xiàn)在在手寫版的基礎(chǔ)上重新編寫第二版（markdown格式）。 如想獲得更好的閱讀體驗，可進入 01-CMOS模擬集成電路筆記 1. MOSFET 的結(jié)構(gòu)（以NMOS為例） 注：n區(qū)得保持與 P 型襯底反偏

  2024年02月06日

  瀏覽(88)
• 

  模擬CMOS集成電路設(shè)計入門學(xué)習(xí)（3）

  共源極 （1）采用電阻負(fù)載的共源極 電路的大信號和小信號的特性我們都需要研究。{電路的 輸入阻抗 在 低頻 時非常高} ①從0開始增大， 截止 ，； ②接近時，開始 導(dǎo)通 ，電流流經(jīng)使減?。?③進一步增大，也變大但還小于時，NMOS管仍處于 飽和區(qū) ，直到 即=時（ 預(yù)夾斷 ）

  2024年02月07日

  瀏覽(94)
• 

  模擬CMOS集成電路設(shè)計入門學(xué)習(xí)（6）

  共源共柵結(jié)構(gòu)（Cascode） 回顧： 共源級 中晶體管可以將電壓信號轉(zhuǎn)換為電流信號； 共柵級 的輸入信號可以是電流。 將共源級和共柵級進行級聯(lián)： ?：輸入器件；：共源共柵器件； {流經(jīng)和的電流相等} （1）分析共源共柵結(jié)構(gòu)的偏置條件 ? ① 為了保證工作在飽和區(qū) ，必須滿

  2024年02月09日

  瀏覽(97)
• 

  模擬電路基礎(chǔ)之集成運放的電流源電路

  鄭老師的模電課聽課筆記 特點：高增益，集成 輸入級差分放大電路輸入，中間級放大共射，輸出級互補對稱輸出，偏置電路提供電源 不能用阻容耦合（大電容沒辦法集成），只能用直接耦合 Rc不能用太大的電阻，因為大Rc意味著要有大電源 所以，用電流源解決，既 能提供

  2024年02月09日

  瀏覽(92)
• 

  模擬集成電路設(shè)計：Bandgap電路設(shè)計及版圖實現(xiàn)

  一、目的： 1、熟悉模擬集成電路設(shè)計的基本流程，實現(xiàn)Bandgap電路設(shè)計； 2、熟悉Linux系統(tǒng)及Cadence Virtuoso icfb設(shè)計、仿真軟件的使用方法。 二、原理： 1 、設(shè)計目標(biāo)： Bandgap設(shè)計目標(biāo)：提供穩(wěn)定的電壓基準(zhǔn)：具有一定的絕對精度(例如3%,5%)、溫漂系數(shù)小(例如20ppm)；盡可能大的電

  2024年02月03日

  瀏覽(231)
• 

  集成電路測試簡介（1）

  ? ? ? ? 一般的集成電路芯片從設(shè)計到出貨上板，基本流程可分為 電路設(shè)計→晶圓制造→晶圓測試→IC封裝→ 封裝后測試 →出貨，那么我們主要做的工作就是封裝后測試。 ? ? ? ?這里的IC測試主要有兩個目的：1、確認(rèn)被測芯片是否符合手冊上定義的規(guī)范 2、通過測試確定芯

  2024年02月03日

  瀏覽(85)

• 集成電路安全（二）：硬件木馬檢測

  之前在一篇文章《硬件安全一點點概要》簡單介紹了一下硬件的安全機制，這里通過一些論文和書籍資料，對這個部分進行進一步的展開講解。 隨著信息技術(shù)的出現(xiàn)，網(wǎng)絡(luò)已經(jīng)深入到人們的日常生活并發(fā)揮著越來越重要的作用。在這種形勢下，網(wǎng)絡(luò)攻擊風(fēng)險也與日俱增。自

  2024年02月10日

  瀏覽(88)