傳統(tǒng)的毫米波雷達(dá)采用
DSP+FPGA
的處理模 塊，通過FPGA
增加采集數(shù)據(jù)吞吐能力，通過
DSP
器件完成數(shù)據(jù)處理算法。為滿足如今毫米波雷達(dá) 低功耗小型化的指標(biāo)要求，同時(shí)保證數(shù)據(jù)接口的
穩(wěn)定性和速度，本設(shè)計(jì)提出一種基于
Xilinx
公司的ZYNQ采集系統(tǒng)，具有高集成度，高可靠性的特
點(diǎn)。其中
PL
端邏輯資源可以控制高速的
AD
數(shù)據(jù)采 集。PS
端將采集數(shù)據(jù)傳輸至上位機(jī)，通過
Matlab
平 臺(tái)對(duì)采集系統(tǒng)進(jìn)行動(dòng)態(tài)參數(shù)分析，實(shí)驗(yàn)表明AD
各 項(xiàng)動(dòng)態(tài)參數(shù)達(dá)到設(shè)計(jì)要求，驗(yàn)證了該高速采集系統(tǒng) 設(shè)計(jì)的合理性。
1 系統(tǒng)總體設(shè)計(jì)
在毫米波雷達(dá)應(yīng)用中，數(shù)據(jù)采集系統(tǒng)的實(shí)現(xiàn)主 要由以下部分組成：ADI
公司的
12bit
的
AD8285
，
在
Xilinx xc7z020clg400-2 PL
端的采樣控制模塊 FIFO和
DMA IP
核，
PS
端以太網(wǎng)口和
RS485
以及上
位機(jī)。圖
1
為數(shù)據(jù)采集系統(tǒng)實(shí)現(xiàn)框圖。
2 AD轉(zhuǎn)換模塊介紹
AD8285
是一款低成本低功耗的四通道，
12
位 精度高速模數(shù)轉(zhuǎn)換器。各通道具有16 dB
至
34dB
的
增益范圍，
ADC
轉(zhuǎn)換速率最高可達(dá)
72Msps，每個(gè)通
道
185mW
（
12bit
和
72Msps
時(shí)）。本次設(shè)計(jì)中使用外
部
40MHz
晶振通過
ZYNQ
內(nèi)部
PL
端的
PLL
鎖相環(huán)產(chǎn)生
差分時(shí)鐘驅(qū)動(dòng)
AD8285
。
AD8285
通過
SPI
接口配置功
能寄存器，
SPI
串行時(shí)鐘設(shè)置為
5Mhz
，部分引腳說明
如表
1
所示。
?
在
PL
端使用自頂向下的方法，使用
verilog
語(yǔ)言設(shè) 計(jì)AD
的驅(qū)動(dòng)電路；分別是采樣控制模塊，寄存器功 能配置模塊，三線制SPI接口模塊。采樣控制模塊負(fù)
責(zé)
AD8285
與控制前端發(fā)射芯片的同 步采樣功能，寄存器功能配置模塊通
過
SPI
接口向地址寫數(shù)據(jù)實(shí)現(xiàn)對(duì)多個(gè)
寄存器的讀寫。三線制
SPI
接口模塊 是一種高速，全雙工的通信總線，由
串行時(shí)鐘（
SCLK
）、串行數(shù)據(jù)輸入 /輸出（
SDIO
）、片選信號(hào)（
CSN
）
組成。在指令周期傳輸中前
16bit
，其
中
R/W
是讀寫指示位、
W1
和
W0
控制
傳輸?shù)淖止?jié)數(shù)，傳輸?shù)暮?/span>
8bit
代表了 寄存器的地址；數(shù)據(jù)周期會(huì)寫入8bit 需要寫入寄存器的值[1,2]
。三線制
SPI 時(shí)序如圖2
所示。
3 采樣流程控制
在毫米波雷達(dá)應(yīng)用中，通過
AD8285
采集雷達(dá) 多普勒回波數(shù)據(jù)，利用AXI
總線通過
ZYNQ
器件中
PL
與
PS
的通信，經(jīng)
PL
端
DMA IP
核將數(shù)據(jù)傳輸?shù)?/span>
PS 端的DDR3
，根據(jù)數(shù)據(jù)流向，
DMA IP
核在設(shè)置時(shí)選 擇只使用寫通道，其他保持默認(rèn)選項(xiàng)。PS
端使用 LWIP使用千兆以太網(wǎng)口將采集數(shù)據(jù)發(fā)送到
PC
端對(duì)數(shù) 據(jù)進(jìn)行處理。PL
每次發(fā)完一幀回波數(shù)據(jù)，
DMA IP
核 產(chǎn)生一個(gè)中斷信號(hào)，PS
得到中斷信號(hào)后將
DDR3
緩 存的數(shù)據(jù)通過乒乓操作由TCP
協(xié)議發(fā)送到
PC
。同時(shí) 系統(tǒng)中擴(kuò)展了RS485
串口可以打印調(diào)試信息，最后 使用Flash
固化測(cè)試程序
[3]
。
4 測(cè)試結(jié)果仿真分析
ADI
公司提供了
AD8285
靈活的輸出測(cè)試模式， 利用vivado2017.3ILA
邏輯分析儀進(jìn)行測(cè)試，先以
棋盤形式輸出
101010101010
以驗(yàn)證
SPI
接口通信。 然后，測(cè)試多通道與數(shù)據(jù)的對(duì)應(yīng)關(guān)系，PGA
增益調(diào) 節(jié)，并分析多個(gè)通道之間相位差。測(cè)試時(shí)使用外部 的信號(hào)發(fā)生器作為AD8285
采集模塊的輸入，信號(hào)發(fā) 生器上位機(jī)可設(shè)置4
通道同時(shí)輸入正弦波信號(hào)，可通 過SPI
接口配置
AD8285
轉(zhuǎn)換率，增益以及截止頻率 等功能。
4.1 PGA增益調(diào)節(jié)測(cè)試
AD
轉(zhuǎn)換率設(shè)置為
72Msps
，
4
個(gè)通道加同一路信 號(hào)4Mhz
正弦波信號(hào)，每個(gè)通道的輸入信號(hào)幅度和
相位一致，信號(hào)幅度滿幅輸入，每個(gè)通道采集
4096 個(gè)點(diǎn)并存儲(chǔ)。用Matlab
對(duì)每個(gè)通道的
4 096
個(gè)點(diǎn)做 FFT，記錄頻譜曲線，如圖
3
所示。
?文章來源地址http://www.zghlxwxcb.cn/news/detail-436073.html
4.2 相位差測(cè)試
外部信號(hào)發(fā)生器同時(shí)給四個(gè)通道輸入
4
路1MHz
的模擬信號(hào)，四個(gè)通道相位全部設(shè)置
0
分析相位差。
在
72Msps
轉(zhuǎn)換率的情況下，相鄰兩個(gè)采樣點(diǎn)的時(shí)間 間隔約為13.8ns
，對(duì)
1MHz
的信號(hào)來說對(duì)應(yīng)的相位差 是5o
。經(jīng)
Matlab
分析相位符合預(yù)期，如表
2
所示。
?文章來源：http://www.zghlxwxcb.cn/news/detail-436073.html
?
到了這里，關(guān)于ZYNQ+AD8285高速毫米波雷達(dá)數(shù)據(jù)采集系統(tǒng)設(shè)計(jì)的文章就介紹完了。如果您還想了解更多內(nèi)容，請(qǐng)?jiān)谟疑辖撬阉鱐OY模板網(wǎng)以前的文章或繼續(xù)瀏覽下面的相關(guān)文章，希望大家以后多多支持TOY模板網(wǎng)！
