国产 无码 综合区,色欲AV无码国产永久播放,无码天堂亚洲国产AV,国产日韩欧美女同一区二区

數(shù)字邏輯基礎(chǔ)實(shí)驗(yàn)二—時(shí)序邏輯電路的設(shè)計(jì)

這篇具有很好參考價(jià)值的文章主要介紹了數(shù)字邏輯基礎(chǔ)實(shí)驗(yàn)二—時(shí)序邏輯電路的設(shè)計(jì)。希望對(duì)大家有所幫助。如果存在錯(cuò)誤或未考慮完全的地方,請(qǐng)大家不吝賜教,您也可以點(diǎn)擊"舉報(bào)違法"按鈕提交疑問。

  • 實(shí)驗(yàn)?zāi)康?/li>

(1)掌握中規(guī)模集成寄存器構(gòu)成的時(shí)序邏輯電路的設(shè)計(jì)方法。

(2)掌握中規(guī)模集成計(jì)數(shù)器設(shè)計(jì)N進(jìn)制計(jì)數(shù)器的方法。

(3)學(xué)會(huì)用時(shí)序功能器件構(gòu)成綜合型應(yīng)用電路。

  • 實(shí)驗(yàn)電路

數(shù)字邏輯基礎(chǔ)實(shí)驗(yàn)二—時(shí)序邏輯電路的設(shè)計(jì)

圖 2-1紅綠燈電路

  • 實(shí)驗(yàn)軟件與環(huán)境

軟件 ?Multisim 14.2

環(huán)境 ?Windows 11 專業(yè)版21H2

設(shè)備名稱??????? DESKTOP-RHF1A50

處理器??? AMD Ryzen 7 5800H with Radeon Graphics??????????? 3.20 GHz

機(jī)帶 RAM????? 32.0 GB (31.9 GB 可用)

設(shè)備 ID? 1FF45BCA-F318-4B49-8B8B-855EA1F13783

產(chǎn)品 ID? 00330-80000-00000-AA096

系統(tǒng)類型??????? 64 位操作系統(tǒng), 基于 x64 的處理器

  • 實(shí)驗(yàn)內(nèi)容與步驟

實(shí)驗(yàn)內(nèi)容:用74LS160和74LS138(3線—8線譯碼器)和必要的門電路設(shè)計(jì)一個(gè)燈光控制邏輯電路。

  1. 要求紅、綠、黃三種顏色的燈在時(shí)鐘信號(hào)作用下按下表規(guī)定的順序轉(zhuǎn)換狀態(tài)。表中的1表示“亮”,0表示“滅”。要求電路能自啟動(dòng)。
  2. 三個(gè)燈接到LED上進(jìn)行顯示。

首先寫出狀態(tài)轉(zhuǎn)換表:

CP順序

R

G

B

0

1

2

3

4

5

6

7

8

0

1

0

0

1

0

0

1

0

0

0

1

0

1

0

1

0

0

0

0

0

1

1

1

0

0

0

由于輸出為8個(gè)狀態(tài)循環(huán),因此考慮將74LS160采用到清零法接成九進(jìn)制計(jì)數(shù)器。即在QD? QC? QB? QA=1001時(shí)給CR一個(gè)低電平信號(hào)將其清零,接法如電路圖所示。

寫出計(jì)數(shù)器輸出真值表:

CP

74LS160

74LS138

color

QD

QC

QB

QA

Y

0

0

0

0

0

0

x

1

0

0

0

1

1

R

2

0

0

1

0

2

Y

3

0

0

1

1

3

G

4

0

1

0

0

4

ALL

5

0

1

0

1

5

G

6

0

1

1

0

6

Y

7

0

1

1

1

7

R

8

1

0

0

0

0

x

觀察發(fā)現(xiàn)QC QB QA共為八個(gè)不同的狀態(tài),結(jié)合到74ls138的邏輯功能將其結(jié)合到電路中。

通過真值表得到邏輯關(guān)系式為:

數(shù)字邏輯基礎(chǔ)實(shí)驗(yàn)二—時(shí)序邏輯電路的設(shè)計(jì)

根據(jù)該表達(dá)式設(shè)計(jì)出的四舍五入判別電路,電路圖如下。

數(shù)字邏輯基礎(chǔ)實(shí)驗(yàn)二—時(shí)序邏輯電路的設(shè)計(jì)

  • 實(shí)驗(yàn)結(jié)果

按照真值表進(jìn)行測(cè)試,功能完全符合。

數(shù)字邏輯基礎(chǔ)實(shí)驗(yàn)二—時(shí)序邏輯電路的設(shè)計(jì)

數(shù)字邏輯基礎(chǔ)實(shí)驗(yàn)二—時(shí)序邏輯電路的設(shè)計(jì)

數(shù)字邏輯基礎(chǔ)實(shí)驗(yàn)二—時(shí)序邏輯電路的設(shè)計(jì)

數(shù)字邏輯基礎(chǔ)實(shí)驗(yàn)二—時(shí)序邏輯電路的設(shè)計(jì)

數(shù)字邏輯基礎(chǔ)實(shí)驗(yàn)二—時(shí)序邏輯電路的設(shè)計(jì)

數(shù)字邏輯基礎(chǔ)實(shí)驗(yàn)二—時(shí)序邏輯電路的設(shè)計(jì)

數(shù)字邏輯基礎(chǔ)實(shí)驗(yàn)二—時(shí)序邏輯電路的設(shè)計(jì)

數(shù)字邏輯基礎(chǔ)實(shí)驗(yàn)二—時(shí)序邏輯電路的設(shè)計(jì)

數(shù)字邏輯基礎(chǔ)實(shí)驗(yàn)二—時(shí)序邏輯電路的設(shè)計(jì)

數(shù)字邏輯基礎(chǔ)實(shí)驗(yàn)二—時(shí)序邏輯電路的設(shè)計(jì)

實(shí)驗(yàn)收獲、體會(huì)與建議

加深了設(shè)計(jì)時(shí)序邏輯電路的設(shè)計(jì)過程的熟練程度,掌握了multisim軟件的基本操作和功能。比用紙筆做題有更直觀的反饋效果能知道電路的正誤和具體的運(yùn)行過程。

通過本實(shí)驗(yàn),加深了譯碼器應(yīng)用的理解,對(duì)計(jì)時(shí)器的具體應(yīng)用有了初步體會(huì)。文章來源地址http://www.zghlxwxcb.cn/news/detail-419921.html

到了這里,關(guān)于數(shù)字邏輯基礎(chǔ)實(shí)驗(yàn)二—時(shí)序邏輯電路的設(shè)計(jì)的文章就介紹完了。如果您還想了解更多內(nèi)容,請(qǐng)?jiān)谟疑辖撬阉鱐OY模板網(wǎng)以前的文章或繼續(xù)瀏覽下面的相關(guān)文章,希望大家以后多多支持TOY模板網(wǎng)!

本文來自互聯(lián)網(wǎng)用戶投稿,該文觀點(diǎn)僅代表作者本人,不代表本站立場(chǎng)。本站僅提供信息存儲(chǔ)空間服務(wù),不擁有所有權(quán),不承擔(dān)相關(guān)法律責(zé)任。如若轉(zhuǎn)載,請(qǐng)注明出處: 如若內(nèi)容造成侵權(quán)/違法違規(guī)/事實(shí)不符,請(qǐng)點(diǎn)擊違法舉報(bào)進(jìn)行投訴反饋,一經(jīng)查實(shí),立即刪除!

領(lǐng)支付寶紅包贊助服務(wù)器費(fèi)用

相關(guān)文章

  • 數(shù)字電子技術(shù)基礎(chǔ)-6-時(shí)序邏輯電路

    在第五章中,我們學(xué)習(xí)了基本的SR鎖存器(Latch)和各類觸發(fā)器(Filp Flop),它們賦予了電路存儲(chǔ)的功能,該功能是本章時(shí)序電路所依賴的東西。 這是一個(gè)循序漸進(jìn)的過程,同學(xué)們要把握每一章節(jié)的基本思想與核心知識(shí)點(diǎn),把各章節(jié)之間的聯(lián)系捋清楚,從而達(dá)到事半功倍的效果。

    2024年02月10日
    瀏覽(54)
  • 「數(shù)字電子技術(shù)基礎(chǔ)」7.時(shí)序邏輯電路

    「數(shù)字電子技術(shù)基礎(chǔ)」7.時(shí)序邏輯電路

    時(shí)序邏輯電路和組合邏輯電路的區(qū)別就在于,時(shí)序邏輯電路的輸出不僅取決于當(dāng)前的輸入,還取決于當(dāng)前電路的狀態(tài)甚至之前電路的狀態(tài)。也就是說時(shí)序邏輯電路有某一個(gè) 反饋/存儲(chǔ)結(jié)構(gòu) 。 因此可以用三組方程來描述一個(gè)時(shí)序邏輯電路: 輸出方程。也就是輸出變量和輸入變

    2024年02月02日
    瀏覽(37)
  • IC驗(yàn)證必備的數(shù)字電路基礎(chǔ)知識(shí)(三):時(shí)序邏輯電路

    IC驗(yàn)證必備的數(shù)字電路基礎(chǔ)知識(shí)(三):時(shí)序邏輯電路

    參考教材:數(shù)字電路與邏輯設(shè)計(jì)(第2版)鄔春明 目錄 1. 邊沿觸發(fā)器(D觸發(fā)器) 2. 時(shí)序電路描述/構(gòu)成 3. 時(shí)序邏輯電路的功能描述方法 組合邏輯電路掌管了電路中的邏輯運(yùn)算,基本單元是與或非門。而時(shí)序邏輯電路則掌管了電路中數(shù)據(jù)的存儲(chǔ)。觸發(fā)器就是構(gòu)成時(shí)序邏輯電路

    2024年02月09日
    瀏覽(18)
  • 數(shù)字電路實(shí)驗(yàn)一 組合邏輯電路的設(shè)計(jì)預(yù)實(shí)驗(yàn)報(bào)告

    數(shù)字電路實(shí)驗(yàn)一 組合邏輯電路的設(shè)計(jì)預(yù)實(shí)驗(yàn)報(bào)告

    ????????????????????????????????---用與非門74LS00,74LS20設(shè)計(jì)制作一個(gè)三人表決電路 (驗(yàn)證性實(shí)驗(yàn)) 1.查資料畫出74ls00和74ls20芯片引腳圖排列圖,畫出邏輯符號(hào),掌握邏輯功能。 2.組合邏輯設(shè)計(jì)的一般步驟?用74LS00和74LS20設(shè)計(jì)制作一個(gè)三人表決電路(即3個(gè)人中有

    2023年04月25日
    瀏覽(24)
  • 組合邏輯、時(shí)序邏輯的適用場(chǎng)合、數(shù)字邏輯電路的時(shí)序分析

    組合邏輯、時(shí)序邏輯的適用場(chǎng)合、數(shù)字邏輯電路的時(shí)序分析

    組合邏輯: 組合邏輯是一類邏輯電路,其輸出僅僅取決于當(dāng)前的輸入信號(hào)狀態(tài),而不考慮過去的信號(hào)狀態(tài)。 組合邏輯電路的輸出完全由輸入決定,沒有時(shí)鐘信號(hào)的概念,因此輸出是輸入的函數(shù)。 例子包括邏輯門(AND、OR、NOT等)和其他不帶存儲(chǔ)元件(如觸發(fā)器)的電路。 時(shí)

    2024年02月03日
    瀏覽(22)
  • 南京郵電大學(xué)電工電子(數(shù)電)實(shí)驗(yàn)報(bào)告——組合邏輯電路 & 時(shí)序邏輯電路

    南京郵電大學(xué)電工電子(數(shù)電)實(shí)驗(yàn)報(bào)告——組合邏輯電路 & 時(shí)序邏輯電路

    5、使用ISE軟件完成組合邏輯設(shè)計(jì)的輸入并仿真 6、掌握Testbech中組合邏輯測(cè)試文件的寫法 7、下載并測(cè)試實(shí)現(xiàn)的邏輯功能 ①4選1數(shù)據(jù)選擇器 RTL代碼 仿真測(cè)試模塊代碼 ②3-8譯碼器 RTL代碼 仿真測(cè)試模塊代碼 ③8-3優(yōu)先編碼器 RTL代碼 仿真測(cè)試模塊代碼 ④十六進(jìn)制七段LED顯示譯碼器

    2024年02月04日
    瀏覽(30)
  • bupt數(shù)字邏輯時(shí)序邏輯實(shí)驗(yàn)

    實(shí)驗(yàn)一 序列檢測(cè)器 實(shí)驗(yàn)內(nèi)容 設(shè)計(jì)一個(gè)序列檢測(cè)器檢測(cè)序列1110010。 設(shè)計(jì)思路 每輸入一個(gè)序列1110010則會(huì)在輸出端輸出一個(gè)1,其余時(shí)間為0。 首先寫出狀態(tài)轉(zhuǎn)移圖,再利用case語句,根據(jù)狀態(tài)轉(zhuǎn)移圖寫出狀態(tài)的轉(zhuǎn)移及輸出。 檢測(cè)序列為七位,所以可以設(shè)狀態(tài)機(jī)狀態(tài)數(shù)為8個(gè); 輸

    2024年02月09日
    瀏覽(36)
  • 組合邏輯電路二——數(shù)字邏輯實(shí)驗(yàn)

    組合邏輯電路二——數(shù)字邏輯實(shí)驗(yàn)

    (1)掌握數(shù)據(jù)選擇器和譯碼器的功能。 (2)用數(shù)據(jù)選擇器實(shí)驗(yàn)邏輯函數(shù)。 (3)用譯碼器實(shí)現(xiàn)邏輯函數(shù)。 (一)74LS151 74LS151是常用的8選1數(shù)據(jù)選擇器,芯片內(nèi)部有一個(gè)8選1數(shù)據(jù)選擇器。通過輸入不同的地址碼C、B、A,可以控制輸出Y選擇8個(gè)輸入數(shù)據(jù)D0~D7中的一個(gè)。 連線圖和

    2023年04月26日
    瀏覽(25)
  • 數(shù)字邏輯與部件設(shè)計(jì)基礎(chǔ)實(shí)驗(yàn)——3-8譯碼器

    數(shù)字邏輯與部件設(shè)計(jì)基礎(chǔ)實(shí)驗(yàn)——3-8譯碼器

    用連續(xù)值 或者always語句實(shí)現(xiàn)3-8譯碼器74138 了解3-8譯碼器的功能,鍛煉根據(jù)功能表實(shí)現(xiàn)硬件功能的能力 熟悉上板操作的步驟和流程 74138的器件手冊(cè)中的Function Tables: 用verilog語言在vivado環(huán)境下編寫源文件,實(shí)現(xiàn)3-8譯碼器。經(jīng)綜合、實(shí)現(xiàn)、生成bitstream文件后,將bit文件下載到NE

    2024年02月02日
    瀏覽(30)
  • FPGA設(shè)計(jì)編程(三) 時(shí)序邏輯電路-計(jì)數(shù)器設(shè)計(jì)

    FPGA設(shè)計(jì)編程(三) 時(shí)序邏輯電路-計(jì)數(shù)器設(shè)計(jì)

    目錄 ? 【實(shí)驗(yàn)要求】? 【實(shí)驗(yàn)軟件工具】 【實(shí)驗(yàn)一】設(shè)計(jì)一個(gè)8位異步二進(jìn)制計(jì)數(shù)器模塊 1. 實(shí)驗(yàn)內(nèi)容與原理說明 2. 實(shí)驗(yàn)?zāi)K程序代碼和激勵(lì)代碼 (1)設(shè)計(jì)模塊代碼 (2)激勵(lì)模塊代碼 3. 波形仿真圖 4.門級(jí)電路圖 【實(shí)驗(yàn)二】設(shè)計(jì)一個(gè)8位同步二進(jìn)制計(jì)數(shù)器模塊 1. 實(shí)驗(yàn)內(nèi)容與原理說

    2024年02月02日
    瀏覽(21)

覺得文章有用就打賞一下文章作者

支付寶掃一掃打賞

博客贊助

微信掃一掃打賞

請(qǐng)作者喝杯咖啡吧~博客贊助

支付寶掃一掃領(lǐng)取紅包,優(yōu)惠每天領(lǐng)

二維碼1

領(lǐng)取紅包

二維碼2

領(lǐng)紅包