基于電源完整性的一些PCB設(shè)計(jì)建議
1. 盡量減少電源和地通路之間的環(huán)路電感，在相鄰的層上分配電源和接地面時(shí)，使用盡可能薄的電介質(zhì)；
2. 通過(guò)在平面之間使用盡可能高的介電常數(shù)來(lái)獲得平面之間的最低阻抗，與盡可能薄的介電常數(shù)設(shè)計(jì)保持一致；
3. 使用盡可能多的平行電源和地平面對(duì)；
4. 電源布局時(shí)，將相同流向的電流分開(kāi)，相反流向的電流靠近；
5. 將每個(gè)電源通孔盡可能靠近接地通孔，因?yàn)?，如果不能讓它們相互靠近至少在與其通孔長(zhǎng)度相等的間距內(nèi)，就不會(huì)產(chǎn)生明顯的耦合效應(yīng)；
6. 將電源和接地面盡可能靠近安裝去耦電容器的表面；
7. 使用多個(gè)通孔連接同一電源或地焊盤，但要盡量保持通孔之間的距離，以避免產(chǎn)生互感；
8. 當(dāng)布線到電源或地平面時(shí)，使用直徑盡可能大的通孔進(jìn)行連接；
9. 在電源和接地焊盤上使用多路連接，以最大限度地減少導(dǎo)線連接的回路電感；
10. 如果可能，選擇具備盡可能多的電源和接地連接的芯片封裝；
11. 保持去耦電容及其過(guò)孔之間的所有表面走線盡可能短而寬；
12. 使用足夠數(shù)量的電解電容，以保持低頻時(shí)電源供電的低阻抗；
13. 使用足夠數(shù)量的去耦電容，以降低高頻時(shí)的電源網(wǎng)絡(luò)等效電感；
14. 使用小封裝的去耦電容，并盡量減少?gòu)碾娙萜骱副P到電源和地平面的所有連接的長(zhǎng)度；
15. 在芯片處放置盡可能多的低電感去耦電容；
16. 估計(jì)去耦電容值和數(shù)量的唯一方法是使用包括片上電容和封裝引線電感在內(nèi)的仿真模擬；
17. 如果沒(méi)有關(guān)于封裝或芯片的任何信息，可以從1 MHz到約50 MHz的頻段上，設(shè)計(jì)盡可能平坦的低阻抗。
以上內(nèi)容摘選自“100+ PCB design guidelines to minimize signal integrity problems, Eric Bogatin”文章來(lái)源：http://www.zghlxwxcb.cn/news/detail-803026.html
文章來(lái)源地址http://www.zghlxwxcb.cn/news/detail-803026.html
到了這里，關(guān)于基于電源完整性的PCB設(shè)計(jì)原則的文章就介紹完了。如果您還想了解更多內(nèi)容，請(qǐng)?jiān)谟疑辖撬阉鱐OY模板網(wǎng)以前的文章或繼續(xù)瀏覽下面的相關(guān)文章，希望大家以后多多支持TOY模板網(wǎng)！
