国产无码综合区,色欲AV无码国产永久播放,无码天堂亚洲国产AV,国产日韩欧美女同一区二区

[FPAG開發(fā)]使用Vivado創(chuàng)建第一個(gè)程序

2年前作者：Archer-分類：Toy博客閱讀(25)違法舉報(bào)

這篇具有很好參考價(jià)值的文章主要介紹了[FPAG開發(fā)]使用Vivado創(chuàng)建第一個(gè)程序。希望對(duì)大家有所幫助。如果存在錯(cuò)誤或未考慮完全的地方，請(qǐng)大家不吝賜教，您也可以點(diǎn)擊"舉報(bào)違法"按鈕提交疑問。

1 打開Vivado軟件，新建項(xiàng)目

[FPAG開發(fā)]使用Vivado創(chuàng)建第一個(gè)程序,FPAG,fpga開發(fā)
選擇一個(gè)純英文路徑

選擇合適的型號(hào)

產(chǎn)品	型號(hào)
ZYNQ-7010	xc7z010clg400-1
ZYNQ-7020	xc7z010clg400-2

[FPAG開發(fā)]使用Vivado創(chuàng)建第一個(gè)程序,FPAG,fpga開發(fā)
如果型號(hào)選錯(cuò)，可以單擊這里重新選擇

2 創(chuàng)建工程源文件

[FPAG開發(fā)]使用Vivado創(chuàng)建第一個(gè)程序,FPAG,fpga開發(fā)

可以看到文件創(chuàng)建成功

雙擊文件打開，插入代碼

module led_twinkle(
    input          sys_clk  ,  //系統(tǒng)時(shí)鐘
    input          sys_rst_n,  //系統(tǒng)復(fù)位，低電平有效

    output  [1:0]  led         //LED燈
);

//reg define
reg  [25:0]  cnt ;

//*****************************************************
//**                    main code
//*****************************************************

//對(duì)計(jì)數(shù)器的值進(jìn)行判斷，以輸出LED的狀態(tài)
assign led = (cnt < 26'd2500_0000) ? 2'b01 : 2'b10 ;
//assign led = (cnt < 26'd5)         ? 2'b01 : 2'b10 ;  //僅用于仿真

//計(jì)數(shù)器在0~5000_000之間進(jìn)行計(jì)數(shù)
always @ (posedge sys_clk or negedge sys_rst_n) begin
    if(!sys_rst_n)
        cnt <= 26'd0;
    else if(cnt < 26'd5000_0000)
//  else if(cnt < 26'd10)  //僅用于仿真
        cnt <= cnt + 1'b1;
    else
        cnt <= 26'd0;
end

endmodule

設(shè)置字體和縮進(jìn)

3 RTL分析綜合

[FPAG開發(fā)]使用Vivado創(chuàng)建第一個(gè)程序,FPAG,fpga開發(fā)
軟件會(huì)生成一個(gè)原理圖

4 引腳約束

[FPAG開發(fā)]使用Vivado創(chuàng)建第一個(gè)程序,FPAG,fpga開發(fā)

參數(shù)	類型	對(duì)應(yīng)的FPGA引腳	I/O std	備注
sys_clk	IN	U18	LVCMOS33	3.3V電平
sys_rst_n	IN	N16	LVCMOS33	3.3V電平
led[0]	OUT	L15	LVCMOS33	3.3V電平
led[1]	OUT	H15	LVCMOS33	3.3V電平

配置如圖所示
[FPAG開發(fā)]使用Vivado創(chuàng)建第一個(gè)程序,FPAG,fpga開發(fā)
然后使用Ctrl+S保存

關(guān)閉界面

XDC文件保存了I/O約束的信息

5 生成比特流

[FPAG開發(fā)]使用Vivado創(chuàng)建第一個(gè)程序,FPAG,fpga開發(fā)
在這里可以看到進(jìn)度

完成之后會(huì)出現(xiàn)一個(gè)框框，點(diǎn)擊Cancel即可

6 下載

[FPAG開發(fā)]使用Vivado創(chuàng)建第一個(gè)程序,FPAG,fpga開發(fā)

點(diǎn)擊這兩個(gè)地方可以下載程序

點(diǎn)擊Program

此外可以添加已有的文件到工程中
注意點(diǎn)擊Copy source into project文章來源地址http://www.zghlxwxcb.cn/news/detail-647932.html

到了這里，關(guān)于[FPAG開發(fā)]使用Vivado創(chuàng)建第一個(gè)程序的文章就介紹完了。如果您還想了解更多內(nèi)容，請(qǐng)?jiān)谟疑辖撬阉鱐OY模板網(wǎng)以前的文章或繼續(xù)瀏覽下面的相關(guān)文章，希望大家以后多多支持TOY模板網(wǎng)！

本文來自互聯(lián)網(wǎng)用戶投稿，該文觀點(diǎn)僅代表作者本人，不代表本站立場(chǎng)。本站僅提供信息存儲(chǔ)空間服務(wù)，不擁有所有權(quán)，不承擔(dān)相關(guān)法律責(zé)任。如若轉(zhuǎn)載，請(qǐng)注明出處：如若內(nèi)容造成侵權(quán)/違法違規(guī)/事實(shí)不符，請(qǐng)點(diǎn)擊違法舉報(bào)進(jìn)行投訴反饋，一經(jīng)查實(shí)，立即刪除！

分享到：

領(lǐng)支付寶紅包贊助服務(wù)器費(fèi)用

如何解決Vivado仿真時(shí)提示：另一個(gè)程序正在使用此文件 behavxsimsimulate.log
Vivado仿真錯(cuò)誤提示：使用非Vivado自帶的Text Editor（文本編輯器，如Vscode、Sublime等），在開始新的仿真時(shí)，前一次仿真沒有關(guān)掉，導(dǎo)致log文件被一直占用。方法一關(guān)掉代碼編輯器再進(jìn)行仿真即可恢復(fù)正常方法二 1、打開任務(wù)管理器（快捷鍵Ctrl + Shift + Esc） 2、點(diǎn)擊性能 3、打開
2024年02月12日
瀏覽(186)
FPGA開發(fā)環(huán)境 Vivado
Vivado是Xilinx系列FPGA開發(fā)環(huán)境。本文記載收錄了vivado常用開發(fā)技巧，隨機(jī)記錄、隨時(shí)更新。。。任何Xilinx相關(guān)問題都可到WELCOME TO XILINX SUPPORT!查詢靜態(tài)時(shí)序分析（Static Timing Analysis, STA）：簡(jiǎn)介及內(nèi)容導(dǎo)航 VIVADO的綜合屬性ASYNC_REG 在XDC中作如下約束，表示對(duì)名字末尾為 _cdc_to 的寄
2024年02月11日
瀏覽(31)
FPGA開發(fā)環(huán)境安裝VIVADO
?BASYS3開發(fā)板使用的是 Xilinx 廠商的 Artix-7 FPGA 芯片，所以要使用 Xilinx 提供的配套開發(fā)軟件 Vivado ，我使用的是 Vivado 18.3 。Vivado 18.3 的版本相對(duì)來說是較為穩(wěn)定的，所以推薦給大家這個(gè)版本當(dāng)然讀者也可安裝更新的版本，安裝步驟都是大同小異的。第一步：找到 Vivado 2018.
2024年02月09日
瀏覽(34)
創(chuàng)建一個(gè)微信小程序——如何注冊(cè)賬號(hào)，安裝微信開發(fā)者工具，創(chuàng)建一個(gè)小程序（詳細(xì)步驟版）
注冊(cè)地址注冊(cè)地址：微信公眾平臺(tái) 注冊(cè) 右上角——【立即注冊(cè)】。選擇【小程序】。按照步驟完成注冊(cè)。按照步驟激活郵箱后，在信息登記這里選擇個(gè)人。填寫相關(guān)信息。完成注冊(cè)。這一步可以先保留，后續(xù)在創(chuàng)建小程序時(shí)會(huì)用到AppID——點(diǎn)擊【前往小程序】，復(fù)制A
2024年02月06日
瀏覽(166)
FPGA開發(fā)必備軟件——Vivado，安裝教程
FPGA開發(fā)必備軟件——Vivado，安裝教程如果你想開始FPGA的開發(fā)學(xué)習(xí)，那么Vivado是一個(gè)不可或缺的軟件。它是Xilinx推出的一款針對(duì)FPGA、SoC和ASIC開發(fā)的綜合設(shè)計(jì)環(huán)境。在這里，我們?cè)敿?xì)介紹如何下載、安裝和配置Vivado軟件。在Xilinx官網(wǎng)上注冊(cè)一個(gè)賬號(hào)。注冊(cè)時(shí)需要提供自己的郵
2024年02月13日
瀏覽(32)
【FPGA】Vivado開發(fā)流程（基于2018.3版本）
基本流程：①設(shè)計(jì)定義 ②設(shè)計(jì)輸入 ③分析綜合 ④功能仿真 ⑤布局布線 ⑥分析性能 ? 雙擊 Vivado圖標(biāo)即可啟動(dòng) Vivado 軟件。 ①Q(mào)uick Start 組包含有 Create Project（創(chuàng)建工程）?Open Project（打開工程）OpenExample Project（打開實(shí)例工程）。 ②Tasks 組包含有 Manage IP（管理 IP）?Open Hardw
2024年02月14日
瀏覽(23)
Vivado | FPGA開發(fā)工具（Xilinx系列芯片）
官網(wǎng)下載地址最詳細(xì)的Vivado安裝教程 Vivado的安裝以及使用_入門
2024年02月12日
瀏覽(98)
Vivado中的COE文件：FPGA開發(fā)指南
COE文件是Vivado軟件中用于初始化存儲(chǔ)器內(nèi)容的一種常見文件格式。在FPGA開發(fā)過程中，我們經(jīng)常需要對(duì)存儲(chǔ)器進(jìn)行初始化，以存儲(chǔ)初始數(shù)據(jù)或者程序代碼。COE文件提供了一種簡(jiǎn)單而靈活的方式來定義存儲(chǔ)器的初始內(nèi)容。本文將介紹COE文件的使用方法，并提供相應(yīng)的示例代碼。
2024年02月06日
瀏覽(111)
FPAG的底板，核心板，開發(fā)板
核心板、開發(fā)板和底板都是嵌入式系統(tǒng)開發(fā)中常用的硬件平臺(tái)，但它們有不同的作用和定位。核心板一般指的是嵌入式系統(tǒng)中的核心處理器板，它是一個(gè)完整的計(jì)算機(jī)系統(tǒng)，包括處理器、內(nèi)存、外設(shè)等，可以作為系統(tǒng)的核心進(jìn)行開發(fā)。通常情況下，核心板上并沒有提供太多的
2024年02月07日
瀏覽(15)
Vivado仿真數(shù)據(jù)導(dǎo)出至.txt文件——FPGA開發(fā)
在FPGA開發(fā)過程中，仿真是驗(yàn)證設(shè)計(jì)的重要環(huán)節(jié)。在Vivado設(shè)計(jì)套件中，我們可以使用仿真工具來驗(yàn)證設(shè)計(jì)的功能和性能。本文將介紹如何將Vivado仿真數(shù)據(jù)導(dǎo)出至.txt文件，以方便后續(xù)分析和處理。步驟如下：打開Vivado設(shè)計(jì)套件并創(chuàng)建一個(gè)新的工程。在工程中添加設(shè)計(jì)文件和約
2024年02月05日
瀏覽(465)