国产 无码 综合区,色欲AV无码国产永久播放,无码天堂亚洲国产AV,国产日韩欧美女同一区二区

modelsim安裝使用及Vivado關(guān)聯(lián)

這篇具有很好參考價(jià)值的文章主要介紹了modelsim安裝使用及Vivado關(guān)聯(lián)。希望對(duì)大家有所幫助。如果存在錯(cuò)誤或未考慮完全的地方,請(qǐng)大家不吝賜教,您也可以點(diǎn)擊"舉報(bào)違法"按鈕提交疑問(wèn)。

插件系列文章目錄:
(1)modelsim安裝使用及Vivado關(guān)聯(lián)
(2)VSCode關(guān)聯(lián)VIVADO編輯Verilog
(3)Modelsim觀察波形–基礎(chǔ)操作
(4)Quartus聯(lián)合 ModelSim仿真及測(cè)試


前言

使用Vivado關(guān)聯(lián)modelsim仿真使用


提示:以下是本篇文章正文內(nèi)容,下面案例可供參考

一、Modelsim下載

1.解壓安裝包(版本10.4)。
鏈接:https://pan.baidu.com/s/1tMuoschstuvaIMwvRDx-zg?pwd=rgbk
提取碼:rgbk

或選擇解壓安裝包(版本10.6c)
鏈接:https://pan.baidu.com/s/15tvwipx5_wiqGEUtaShwLA?pwd=w2vh
提取碼:w2vh


版本10.4安裝步驟:

2.以管理員身份運(yùn)行安裝程序。
modelsim安裝,Vivado插件分享,fpga開(kāi)發(fā)
3.點(diǎn)擊下一步
modelsim安裝,Vivado插件分享,fpga開(kāi)發(fā)
4.點(diǎn)擊下一步
modelsim安裝,Vivado插件分享,fpga開(kāi)發(fā)

5.點(diǎn)擊同意
modelsim安裝,Vivado插件分享,fpga開(kāi)發(fā)
6.等待安裝
modelsim安裝,Vivado插件分享,fpga開(kāi)發(fā)
7.其他選擇同意或是即可
modelsim安裝,Vivado插件分享,fpga開(kāi)發(fā)
8.license
8.1.將安裝包Crack文件夾中的這三個(gè)文件復(fù)制到安裝目錄win32/win64文件夾下面(如果win32/win64文件夾里面有mgls.dll文件,則mgls.dll不需要復(fù)制)。
modelsim安裝,Vivado插件分享,fpga開(kāi)發(fā)
8.2.以管理員身份運(yùn)行上面復(fù)制到安裝路徑的patch64_dll.bat,保存生成的LICENSE.TXT文件文件到安裝目錄下面,如我的保存的目錄是C:\Program Files\Modelsim。
modelsim安裝,Vivado插件分享,fpga開(kāi)發(fā)
注意事項(xiàng)1:步驟第10步crack文件夾沒(méi)有mgls.dll文件沒(méi)關(guān)系,下載的軟件目錄下win64文件夾有

注意事項(xiàng)2:如果出現(xiàn)步驟第11步雙擊patch_dll.bat一閃而過(guò),將安裝目錄下win64文件夾的mgls.dll和mgls64.dll右鍵屬性取消只讀,然后用cmd(以管理員身份打開(kāi)),然后切換到安裝目錄下的win64目錄,鍵入patch_dll.bat回車(chē)即可
————————————————
8.3.生成License.txt文件
modelsim安裝,Vivado插件分享,fpga開(kāi)發(fā)
8.4.新建環(huán)境變量(環(huán)境變量在“我的電腦–屬性–高級(jí)系統(tǒng)設(shè)置–環(huán)境變量”),變量名為MGLS_LICENSE_FILE,變量值為上面LICENSE.TXT文件的路徑,如我的是C:\Program Files\Modelsim\LICENSE.TXT。
modelsim安裝,Vivado插件分享,fpga開(kāi)發(fā)
8.5.打開(kāi)modelsim軟件
modelsim安裝,Vivado插件分享,fpga開(kāi)發(fā)

版本10.6c安裝步驟:

(1)下載后解壓到當(dāng)前文件夾
modelsim安裝,Vivado插件分享,fpga開(kāi)發(fā)
(2) 首先雙機(jī)打開(kāi)modelsim_dlx-win64-10.6c-de.exe進(jìn)行軟件安裝

modelsim安裝,Vivado插件分享,fpga開(kāi)發(fā)

(3)點(diǎn)擊下一步
modelsim安裝,Vivado插件分享,fpga開(kāi)發(fā)
(4)點(diǎn)擊下一步
modelsim安裝,Vivado插件分享,fpga開(kāi)發(fā)

(5)點(diǎn)擊同意
modelsim安裝,Vivado插件分享,fpga開(kāi)發(fā)
(6)等待安裝
modelsim安裝,Vivado插件分享,fpga開(kāi)發(fā)
(7)其他選擇同意或是即可
modelsim安裝,Vivado插件分享,fpga開(kāi)發(fā)
(8)license

(8.1)將解壓的文件(MentorKG.exe和crack.bat)復(fù)制到軟件安裝目錄下的win64pe文件夾中
modelsim安裝,Vivado插件分享,fpga開(kāi)發(fā)

modelsim安裝,Vivado插件分享,fpga開(kāi)發(fā)
(8.2)將粘貼后的crack文件右擊點(diǎn)擊編輯

modelsim安裝,Vivado插件分享,fpga開(kāi)發(fā)

(8.3)將文件中的mgls改為mgls64,如圖紅標(biāo)所示,修改完成后進(jìn)行保存

modelsim安裝,Vivado插件分享,fpga開(kāi)發(fā)

modelsim安裝,Vivado插件分享,fpga開(kāi)發(fā)

(8.4)此時(shí)雙機(jī)crack文件等待一段時(shí)間會(huì)出現(xiàn)如下圖所示的LICENSE.TXT文件
modelsim安裝,Vivado插件分享,fpga開(kāi)發(fā)

(8.5)將文件點(diǎn)擊另存為保存在安裝目錄文件夾下(我一般存放在安裝文件目錄下第一個(gè)界面,原則上只要存放在安裝目錄下的任意位置)

modelsim安裝,Vivado插件分享,fpga開(kāi)發(fā)
(8.6)新建環(huán)境變量(環(huán)境變量在“我的電腦–屬性–高級(jí)系統(tǒng)設(shè)置–環(huán)境變量”),變量名為MGLS_LICENSE_FILE,變量值為上面LICENSE.TXT文件的路徑,如我的是C:\Program Files\Modelsim\LICENSE.TXT。
modelsim安裝,Vivado插件分享,fpga開(kāi)發(fā)
(8.7)打開(kāi)modelsim軟件
modelsim安裝,Vivado插件分享,fpga開(kāi)發(fā)

二、Vivado關(guān)聯(lián)

Vivado 軟件自帶有仿真功能,該功能使用還是比較方便的,初學(xué)者可以直接使用自帶的仿真功能。對(duì)于想使用 Modelsim 進(jìn)行關(guān)聯(lián)仿真的,下面將提供 Vivado 設(shè)置關(guān)聯(lián)使用第三方仿真軟件 Modelsim 的方法步驟,具體如下。
1、打開(kāi) vivado 2018.3 軟件,在 Tools 下點(diǎn)擊 Settings…
modelsim安裝,Vivado插件分享,fpga開(kāi)發(fā)
2.進(jìn)入 Settings 界面,在界面左側(cè)窗口找到 3nd Party Simulations,然后找到設(shè)置第三方仿真工具安裝路徑和編譯庫(kù)文件目錄的地方。
modelsim安裝,Vivado插件分享,fpga開(kāi)發(fā)
3.在 Install Paths 下的 Modelsim 通過(guò)點(diǎn)擊右側(cè)“…”,選擇已經(jīng)安裝好 modelsim 的路徑,在 Default Compiled Library Paths 下的 Modelsim 通過(guò)點(diǎn)擊右側(cè)“…”,選擇設(shè)置一個(gè)目錄文件夾,這里我在 modelsim 安裝目錄下新建了 vivado_lib 的文件夾,并指定到這里。讀者可根據(jù)自己的情況進(jìn)行設(shè)置。這里設(shè)置的路徑是 Vivado 仿真編譯庫(kù)文件存放的地址,目前還沒(méi)有對(duì)庫(kù)文件進(jìn)行編譯生成仿真所需的文件,所以可自己指定(注意不要指向帶空格的路徑),后面編譯庫(kù)文件生成仿真所需文件時(shí),將目錄再設(shè)置到這個(gè)目錄就行。然后點(diǎn)擊 OK。
modelsim安裝,Vivado插件分享,fpga開(kāi)發(fā)
4.編譯 Vivado 的庫(kù)供第三方仿真工具 Modelsim 仿真使用。在 Tools 下點(diǎn)擊 Compile Simulation Libraries…
modelsim安裝,Vivado插件分享,fpga開(kāi)發(fā)
5.進(jìn)入 Complile Simulation Libraries 界面,需要進(jìn)行如下一些設(shè)置。
○1 我們使用的第三方仿真工具是 modelsim,在 Simulator 處選擇 Modelsim Simulation;
○2 Language 默認(rèn)選擇 All,這里可以根據(jù)實(shí)際使用情況選擇,也可以選擇 Verilog 或VHDL;
○3 Library 默認(rèn)選擇 All;
○4 器件就根據(jù)實(shí)際使用情況進(jìn)行選擇,我們使用的開(kāi)發(fā)板是 Artix-7,可以只勾選這個(gè)就可以,這里選擇的器件系列越多,Compile 生成庫(kù)的時(shí)間越長(zhǎng),若需要選擇全部的器件,建議可以選擇在空閑時(shí)間進(jìn)行編譯。
○5 編譯庫(kù)存放路徑,這里路徑默認(rèn)是我們?cè)谇懊?3nd Party Simulations 上設(shè)置的路徑,前面設(shè)置過(guò)了,這里默認(rèn)就可以。
○6 仿真軟件 Modelsim 路徑,這里路徑默認(rèn)是我們?cè)谇懊?3nd Party Simulations 上設(shè)置的路徑,前面設(shè)置過(guò)了,這里默認(rèn)就可以。
○7其他地方保持默認(rèn),點(diǎn)擊 Compile,出現(xiàn)如下界面,開(kāi)始編譯 vivado 庫(kù)生成 modelsim仿真庫(kù)了,這個(gè)過(guò)程大概需要 40 分鐘,如果選擇全部器件,時(shí)間會(huì)更長(zhǎng)。

6、仿真庫(kù)編譯完成后,想要使用 Vivado 自動(dòng)關(guān)聯(lián)調(diào)用 Modelsim 進(jìn)行仿真,還需在 Tool–>Setting–>Simulation 下對(duì)仿真進(jìn)行如下設(shè)置。這里的設(shè)置需要在打開(kāi)一個(gè)工程后,打開(kāi)工程后才會(huì)在 Settings 下有 Simulation 選項(xiàng)。需進(jìn)行如下設(shè)置。
○1 選擇仿真我們使用的第三方仿真軟件 modelsim
○2 語(yǔ)言根據(jù)實(shí)際情況進(jìn)行選擇,這里可供選擇的有 Verilog、VHDL、Mixed,保持默認(rèn)即可。
○3 保持默認(rèn)就 OK
○4 仿真的頂層文件,選擇你要仿真的 testbench 文件,一般在你去點(diǎn)擊 vivado 軟件的Run Simulation 時(shí)它會(huì)默認(rèn)選擇要仿真的頂層 testbench 文件,自己在仿真時(shí)可核對(duì)下是否有誤。
○5 選擇我們存放編譯 Vivado 仿真庫(kù)的路徑,這里會(huì)根據(jù)之前生成編譯庫(kù)默認(rèn)為編譯庫(kù)的路徑,我們只要核對(duì)下是否有誤,有問(wèn)題就改一下,沒(méi)有問(wèn)題就保持默認(rèn)就 OK。
modelsim安裝,Vivado插件分享,fpga開(kāi)發(fā)
7、整個(gè)設(shè)置就完成了,在需要進(jìn)行仿真時(shí),點(diǎn)擊 Run Simulation -->Run behavioral Simulation 或其他類(lèi)型仿真就會(huì)自動(dòng)彈出 Modelsim 界面。
modelsim安裝,Vivado插件分享,fpga開(kāi)發(fā)
至此,Vivado 設(shè)置關(guān)聯(lián)使用第三方仿真軟件 Modelsim 就完成了,可以比較方便的通過(guò)Vivado 調(diào)用 Modlsim 進(jìn)行仿真。對(duì)于初學(xué)者,建議可以直接使用 Vivado 自帶的仿真功能。后面的例程基本也是采用 Vivado 自帶的仿真功能進(jìn)行仿真驗(yàn)證。文章來(lái)源地址http://www.zghlxwxcb.cn/news/detail-640743.html

到了這里,關(guān)于modelsim安裝使用及Vivado關(guān)聯(lián)的文章就介紹完了。如果您還想了解更多內(nèi)容,請(qǐng)?jiān)谟疑辖撬阉鱐OY模板網(wǎng)以前的文章或繼續(xù)瀏覽下面的相關(guān)文章,希望大家以后多多支持TOY模板網(wǎng)!

本文來(lái)自互聯(lián)網(wǎng)用戶投稿,該文觀點(diǎn)僅代表作者本人,不代表本站立場(chǎng)。本站僅提供信息存儲(chǔ)空間服務(wù),不擁有所有權(quán),不承擔(dān)相關(guān)法律責(zé)任。如若轉(zhuǎn)載,請(qǐng)注明出處: 如若內(nèi)容造成侵權(quán)/違法違規(guī)/事實(shí)不符,請(qǐng)點(diǎn)擊違法舉報(bào)進(jìn)行投訴反饋,一經(jīng)查實(shí),立即刪除!

領(lǐng)支付寶紅包贊助服務(wù)器費(fèi)用

相關(guān)文章

  • FPGA開(kāi)發(fā)必備軟件——Vivado,安裝教程

    FPGA開(kāi)發(fā)必備軟件——Vivado,安裝教程 如果你想開(kāi)始FPGA的開(kāi)發(fā)學(xué)習(xí),那么Vivado是一個(gè)不可或缺的軟件。它是Xilinx推出的一款針對(duì)FPGA、SoC和ASIC開(kāi)發(fā)的綜合設(shè)計(jì)環(huán)境。在這里,我們?cè)敿?xì)介紹如何下載、安裝和配置Vivado軟件。 在Xilinx官網(wǎng)上注冊(cè)一個(gè)賬號(hào)。注冊(cè)時(shí)需要提供自己的郵

    2024年02月13日
    瀏覽(32)
  • Xilinx FPGA開(kāi)發(fā)環(huán)境vivado使用流程

    Xilinx FPGA開(kāi)發(fā)環(huán)境vivado使用流程

    第一步:點(diǎn)擊Add Sources按鈕 第二步:選擇add or create design sources按鈕,即添加設(shè)計(jì)文件 第三步:選擇create file 文件新建完成后: 此時(shí)可以定義I/O端口,我們選擇自己在程序中編寫(xiě)。 第四步:在編輯器中編寫(xiě)verilog程序 XDC文件里主要是完成管腳的約束,時(shí)鐘的約束,以及組的約

    2024年02月03日
    瀏覽(34)
  • FPGA開(kāi)發(fā)之Vivado安裝及HLS環(huán)境配置,并實(shí)現(xiàn)流水燈實(shí)例

    FPGA開(kāi)發(fā)之Vivado安裝及HLS環(huán)境配置,并實(shí)現(xiàn)流水燈實(shí)例

    HLS(High-Level Synthesis)高層綜合,就是將 C/C++的功能用 RTL 來(lái)實(shí)現(xiàn),將 FPGA 的組件在一個(gè)軟件環(huán)境中來(lái)開(kāi)發(fā),這個(gè)模塊的功能驗(yàn)證在軟件環(huán)境中來(lái)實(shí)現(xiàn),無(wú)縫的將硬件仿真環(huán)境集合在一起,使用軟件為中心的工具、報(bào)告以及優(yōu)化設(shè)計(jì),很容易的在 FPGA 傳統(tǒng)的設(shè)計(jì)工具中生成 IP。

    2024年02月05日
    瀏覽(28)
  • 紫光同創(chuàng) FPGA 開(kāi)發(fā)跳坑指南(三)—— 聯(lián)合 Modelsim 仿真

    紫光同創(chuàng) FPGA 開(kāi)發(fā)跳坑指南(三)—— 聯(lián)合 Modelsim 仿真

    ????Modelsim 是 FPGA 開(kāi)發(fā)中重要的 EDA 設(shè)計(jì)仿真工具,主要用于驗(yàn)證數(shù)字電路設(shè)計(jì)是否正確。紫光 Pango Design Suite 開(kāi)發(fā)套件支持聯(lián)合 Modelsim 仿真,這里作簡(jiǎn)要的介紹。 方法一 ????打開(kāi) Pango Design Suite,點(diǎn)擊 Tools - Compile Simulation Libraries,在彈出來(lái)的窗口中,設(shè)置需要編譯

    2023年04月10日
    瀏覽(20)
  • linux下的questasim安裝和與vivado的關(guān)聯(lián)

    linux下的questasim安裝和與vivado的關(guān)聯(lián)

    參考鏈接 IC驗(yàn)證工具:Ubuntu下Questasim10.7安裝(64bit)全攻略 參考2 易特創(chuàng)芯 linux環(huán)境下questasim 10.7的安裝總結(jié)_limanjihe的博客-CSDN博客 前面操作參照的第一個(gè)鏈接,后面激活文件參考的第二個(gè) 另外在生成激活文件時(shí)在windows下轉(zhuǎn)換太麻煩,可以用 ?成所需的 mentor.dat 但是還是出

    2024年02月14日
    瀏覽(50)
  • Vivado開(kāi)發(fā)FPGA使用流程、教程 verilog(建立工程、編譯文件到最終燒錄的全流程)

    Vivado開(kāi)發(fā)FPGA使用流程、教程 verilog(建立工程、編譯文件到最終燒錄的全流程)

    目錄 一、概述 二、工程創(chuàng)建 三、添加設(shè)計(jì)文件并編譯 四、線上仿真 五、布局布線 六、生成比特流文件 七、燒錄 一、概述 vivado開(kāi)發(fā)FPGA流程分為創(chuàng)建工程、添加設(shè)計(jì)文件、編譯、線上仿真、布局布線(添加約束文件)、生成比特流文件、燒錄等步驟,下文將按照這些步驟講

    2024年02月09日
    瀏覽(27)
  • FPGA開(kāi)發(fā)環(huán)境 Vivado

    FPGA開(kāi)發(fā)環(huán)境 Vivado

    Vivado是Xilinx系列FPGA開(kāi)發(fā)環(huán)境。本文記載收錄了vivado常用開(kāi)發(fā)技巧,隨機(jī)記錄、隨時(shí)更新。。。 任何Xilinx相關(guān)問(wèn)題都可到WELCOME TO XILINX SUPPORT!查詢 靜態(tài)時(shí)序分析(Static Timing Analysis, STA):簡(jiǎn)介及內(nèi)容導(dǎo)航 VIVADO的綜合屬性ASYNC_REG 在XDC中作如下約束,表示對(duì)名字末尾為 _cdc_to 的寄

    2024年02月11日
    瀏覽(31)
  • Mac 開(kāi)發(fā) Tang Nano FPGA 指南(使用終端和使用 VS Code 和插件,適用所有 Gowin FPGA)

    Mac 開(kāi)發(fā) Tang Nano FPGA 指南(使用終端和使用 VS Code 和插件,適用所有 Gowin FPGA)

    最近收到了一個(gè) Tang nano 9K FPGA開(kāi)發(fā)板,就想借此機(jī)會(huì)研究一下。 官方文檔里介紹如果想使用高云的 FPGA,就需要使用 GOWIN IDE,但是需要申請(qǐng) license 提交一堆資料,我是別人送的就不太方便讓別人弄。加上 IDE 其實(shí)并不是很適合學(xué)習(xí)和投入生產(chǎn),因?yàn)?IDE 忽略了很多細(xì)節(jié),以及

    2024年02月12日
    瀏覽(65)
  • 【FPGA】雙線性差值實(shí)現(xiàn)圖像縮放,使用modelsim和matlab仿真驗(yàn)真

    【FPGA】雙線性差值實(shí)現(xiàn)圖像縮放,使用modelsim和matlab仿真驗(yàn)真

    雙線性插值,又稱為雙線性內(nèi)插。在數(shù)學(xué)上,雙線性插值是有兩個(gè)變量的插值函數(shù)的線性插值擴(kuò)展,其核心思想是在兩個(gè)方向分別進(jìn)行一次線性插值。 雙線性插值作為數(shù)值分析中的一種插值算法,廣泛應(yīng)用在信號(hào)處理,數(shù)字圖像和視頻處理等方面。 網(wǎng)上理論知識(shí)一大把,反

    2024年02月12日
    瀏覽(23)
  • 【FPGA】Vivado開(kāi)發(fā)流程(基于2018.3版本)

    【FPGA】Vivado開(kāi)發(fā)流程(基于2018.3版本)

    基本流程:①設(shè)計(jì)定義 ②設(shè)計(jì)輸入 ③分析綜合 ④功能仿真 ⑤布局布線 ⑥分析性能 ? 雙擊 Vivado圖標(biāo)即可啟動(dòng) Vivado 軟件。 ①Q(mào)uick Start 組包含有 Create Project(創(chuàng)建工程)?Open Project(打開(kāi)工程)OpenExample Project(打開(kāi)實(shí)例工程)。 ②Tasks 組包含有 Manage IP(管理 IP)?Open Hardw

    2024年02月14日
    瀏覽(23)

覺(jué)得文章有用就打賞一下文章作者

支付寶掃一掃打賞

博客贊助

微信掃一掃打賞

請(qǐng)作者喝杯咖啡吧~博客贊助

支付寶掃一掃領(lǐng)取紅包,優(yōu)惠每天領(lǐng)

二維碼1

領(lǐng)取紅包

二維碼2

領(lǐng)紅包