国产 无码 综合区,色欲AV无码国产永久播放,无码天堂亚洲国产AV,国产日韩欧美女同一区二区

FPGA多功能數(shù)字時(shí)鐘 基于Quartus實(shí)現(xiàn)設(shè)計(jì)與仿真 華南師范大學(xué)數(shù)電綜設(shè)

這篇具有很好參考價(jià)值的文章主要介紹了FPGA多功能數(shù)字時(shí)鐘 基于Quartus實(shí)現(xiàn)設(shè)計(jì)與仿真 華南師范大學(xué)數(shù)電綜設(shè)。希望對(duì)大家有所幫助。如果存在錯(cuò)誤或未考慮完全的地方,請(qǐng)大家不吝賜教,您也可以點(diǎn)擊"舉報(bào)違法"按鈕提交疑問(wèn)。

fpga數(shù)字時(shí)鐘,FPGA,Quartus,多功能數(shù)字時(shí)鐘,fpga開(kāi)發(fā)

fpga數(shù)字時(shí)鐘,FPGA,Quartus,多功能數(shù)字時(shí)鐘,fpga開(kāi)發(fā)

專(zhuān)業(yè):通信工程 學(xué)號(hào):__姓名:龔易乾___指導(dǎo)老師:

電子與信息工程學(xué)院

2023年2月

有任何疑問(wèn)可以聯(lián)系郵箱:codealan@qq.com
項(xiàng)目倉(cāng)庫(kù)地址:https://github.com/CodeAlanqian/e-clock github倉(cāng)庫(kù)地址

綜合設(shè)計(jì)實(shí)驗(yàn)

實(shí)驗(yàn)?zāi)康?/h3>

熟練掌握Quartus等EDA設(shè)計(jì)與仿真工具,掌握多路選擇器、N進(jìn)制計(jì)數(shù)器、顯示譯碼電路、開(kāi)關(guān)電路、按鍵等電路的設(shè)計(jì)和調(diào)試方法。加深對(duì)《數(shù)字電子技術(shù)基礎(chǔ)》課程內(nèi)容的理解,逐步提高電路應(yīng)用能力、設(shè)計(jì)能力、分析評(píng)價(jià)能力。

實(shí)驗(yàn)任務(wù)

設(shè)計(jì)一個(gè)多功能數(shù)字鐘,要求如下:

1、準(zhǔn)確計(jì)時(shí),以數(shù)字形式顯示時(shí)、分、秒;

2、12/24小時(shí)切換功能;

3、時(shí)、分、秒的校時(shí)功能;

4、秒表功能,顯示分、秒、百分之一秒,暫停、復(fù)位功能;

5、時(shí)鐘與秒表切換。

準(zhǔn)備工作

1、了解FPGA開(kāi)發(fā)板的資源。FPGA開(kāi)發(fā)板上含有6位數(shù)碼管,8個(gè)按鍵、8個(gè)LED燈

fpga數(shù)字時(shí)鐘,FPGA,Quartus,多功能數(shù)字時(shí)鐘,fpga開(kāi)發(fā)

數(shù)碼管

fpga數(shù)字時(shí)鐘,FPGA,Quartus,多功能數(shù)字時(shí)鐘,fpga開(kāi)發(fā)

每位數(shù)碼管的8段字符

分析電路圖可知:數(shù)碼管有6位片選信號(hào)和8位段選信號(hào),因此要搭建片選掃描電路,利用視覺(jué)暫留現(xiàn)象,驅(qū)動(dòng)數(shù)碼管顯示。共陽(yáng)電路,采用7474譯碼器。7447的主要功能是輸出低電平驅(qū)動(dòng)的顯示碼,用以推動(dòng)共陽(yáng)極7段LED 數(shù)碼管顯示相應(yīng)的數(shù)字。

fpga數(shù)字時(shí)鐘,FPGA,Quartus,多功能數(shù)字時(shí)鐘,fpga開(kāi)發(fā)

fpga數(shù)字時(shí)鐘,FPGA,Quartus,多功能數(shù)字時(shí)鐘,fpga開(kāi)發(fā)

按鍵 LED燈

按鍵未按下時(shí)為高電平,按下時(shí)為低電平 LED燈為低電平使能,共陽(yáng)電路

2、預(yù)想功能表

按鍵未按下時(shí)LED均不亮,按下某按鍵后,對(duì)應(yīng)的LED點(diǎn)亮。默認(rèn)為不亮

按鍵 未按下(1) 按下(0) 功能
BUT1 24小時(shí)制 12小時(shí)制 切換12/24小時(shí)
BUT2 停止校時(shí) 時(shí)校時(shí) 時(shí)針校時(shí)
BUT3 停止校時(shí) 分校時(shí) 分針校時(shí)
BUT4 停止校時(shí) 秒校時(shí) 秒針校時(shí)
BUT5 時(shí)鐘 秒表 切換時(shí)鐘/秒表模式
BUT6 秒表暫停 秒表計(jì)時(shí) 秒表暫停/計(jì)時(shí)
BUT7 無(wú) 秒表復(fù)位 秒表復(fù)位
BUT8 無(wú) 無(wú) 無(wú)

3、電路框圖

fpga數(shù)字時(shí)鐘,FPGA,Quartus,多功能數(shù)字時(shí)鐘,fpga開(kāi)發(fā)

設(shè)計(jì)原理、電路圖與仿真

考慮到電路圖會(huì)比較復(fù)雜,所以我基本使用總線的接線方法去畫(huà)圖

1、先搭建基本的分頻器

100進(jìn)制計(jì)數(shù)器(兩個(gè)74160)、25進(jìn)制計(jì)數(shù)器、2進(jìn)制計(jì)數(shù)器

fpga數(shù)字時(shí)鐘,FPGA,Quartus,多功能數(shù)字時(shí)鐘,fpga開(kāi)發(fā)

100進(jìn)制

fpga數(shù)字時(shí)鐘,FPGA,Quartus,多功能數(shù)字時(shí)鐘,fpga開(kāi)發(fā)

25進(jìn)制

fpga數(shù)字時(shí)鐘,FPGA,Quartus,多功能數(shù)字時(shí)鐘,fpga開(kāi)發(fā)

利用D觸發(fā)器搭建T’觸發(fā)器構(gòu)成2進(jìn)制計(jì)數(shù)器

2、搭建信號(hào)發(fā)生器

原始輸入時(shí)鐘信號(hào)為50MHz,利用計(jì)數(shù)器分頻

fpga數(shù)字時(shí)鐘,FPGA,Quartus,多功能數(shù)字時(shí)鐘,fpga開(kāi)發(fā)

1Hz信號(hào)50M/(100100100252) 用于產(chǎn)生秒信號(hào)

fpga數(shù)字時(shí)鐘,FPGA,Quartus,多功能數(shù)字時(shí)鐘,fpga開(kāi)發(fā)

2Hz信號(hào) 用于產(chǎn)生校時(shí)信號(hào)

fpga數(shù)字時(shí)鐘,FPGA,Quartus,多功能數(shù)字時(shí)鐘,fpga開(kāi)發(fā)

100Hz信號(hào) 50M/(10010025*2)

用于按鍵掃描頻率和產(chǎn)生秒表信號(hào)

fpga數(shù)字時(shí)鐘,FPGA,Quartus,多功能數(shù)字時(shí)鐘,fpga開(kāi)發(fā)

1250Hz 用于數(shù)碼管片選掃描

3、時(shí)鐘

秒針計(jì)時(shí)

fpga數(shù)字時(shí)鐘,FPGA,Quartus,多功能數(shù)字時(shí)鐘,fpga開(kāi)發(fā)

輸入信號(hào):1Hz時(shí)鐘信號(hào),RD復(fù)位信號(hào)

輸出信號(hào): 秒信號(hào)高位(SH[3…0])顯示到第5位數(shù)碼管

秒信號(hào)低位(SL[3…0]) 顯示到第6位數(shù)碼管

SC為秒針進(jìn)位信號(hào)

fpga數(shù)字時(shí)鐘,FPGA,Quartus,多功能數(shù)字時(shí)鐘,fpga開(kāi)發(fā)

分針計(jì)時(shí)器仿真結(jié)果

分針計(jì)時(shí)

fpga數(shù)字時(shí)鐘,FPGA,Quartus,多功能數(shù)字時(shí)鐘,fpga開(kāi)發(fā)

輸入信號(hào): 秒針計(jì)時(shí)器進(jìn)位信號(hào),RD復(fù)位信號(hào)

輸出信號(hào): 分信號(hào)高位(MH[3…0])顯示到第3位數(shù)碼管

分信號(hào)低位(ML[3…0]) 顯示到第4位數(shù)碼管

MC為分針進(jìn)位信號(hào)

fpga數(shù)字時(shí)鐘,FPGA,Quartus,多功能數(shù)字時(shí)鐘,fpga開(kāi)發(fā)

分鐘計(jì)時(shí)器仿真結(jié)果

24進(jìn)制時(shí)鐘

fpga數(shù)字時(shí)鐘,FPGA,Quartus,多功能數(shù)字時(shí)鐘,fpga開(kāi)發(fā)

輸入信號(hào):分針計(jì)時(shí)器進(jìn)位信號(hào),RD復(fù)位信號(hào)

輸出信號(hào): 時(shí)信號(hào)高位(HH[3…0])顯示到第1位數(shù)碼管

時(shí)信號(hào)低位(HL[3…0]) 顯示到第2位數(shù)碼管

HC為時(shí)針進(jìn)位信號(hào)

fpga數(shù)字時(shí)鐘,FPGA,Quartus,多功能數(shù)字時(shí)鐘,fpga開(kāi)發(fā)

24進(jìn)制時(shí)針計(jì)時(shí)器仿真結(jié)果

12進(jìn)制時(shí)鐘

fpga數(shù)字時(shí)鐘,FPGA,Quartus,多功能數(shù)字時(shí)鐘,fpga開(kāi)發(fā)

輸入信號(hào):分針計(jì)時(shí)器進(jìn)位信號(hào),RD復(fù)位信號(hào)

輸出信號(hào): 時(shí)信號(hào)高位(HH[3…0])顯示到第1位數(shù)碼管

時(shí)信號(hào)低位(HL[3…0]) 顯示到第2位數(shù)碼管

HC為時(shí)針進(jìn)位信號(hào)

fpga數(shù)字時(shí)鐘,FPGA,Quartus,多功能數(shù)字時(shí)鐘,fpga開(kāi)發(fā)

12進(jìn)制時(shí)針計(jì)時(shí)器仿真結(jié)果

4、秒表

分秒信號(hào)(100Hz)

fpga數(shù)字時(shí)鐘,FPGA,Quartus,多功能數(shù)字時(shí)鐘,fpga開(kāi)發(fā)

5、按鍵讀取電路

fpga數(shù)字時(shí)鐘,FPGA,Quartus,多功能數(shù)字時(shí)鐘,fpga開(kāi)發(fā)

消抖:以100Hz的頻率掃描端口,如果0.03ms內(nèi)采樣結(jié)果均相同,則認(rèn)為按下/松開(kāi)按鍵,并保存到由JK觸發(fā)器構(gòu)成的T’觸發(fā)器中。

fpga數(shù)字時(shí)鐘,FPGA,Quartus,多功能數(shù)字時(shí)鐘,fpga開(kāi)發(fā)

按鍵仿真結(jié)果

按鍵掃描電路

fpga數(shù)字時(shí)鐘,FPGA,Quartus,多功能數(shù)字時(shí)鐘,fpga開(kāi)發(fā)

將8個(gè)按鍵的掃描結(jié)果封裝

6**、譯碼顯示**

數(shù)碼管片選電路(順序脈沖)

fpga數(shù)字時(shí)鐘,FPGA,Quartus,多功能數(shù)字時(shí)鐘,fpga開(kāi)發(fā)

由74161與74138譯碼模塊構(gòu)成,低電平使能,S為0時(shí),被選中

不斷重復(fù)掃描,達(dá)到連續(xù)顯示的效果

fpga數(shù)字時(shí)鐘,FPGA,Quartus,多功能數(shù)字時(shí)鐘,fpga開(kāi)發(fā)

順序脈沖仿真結(jié)果

7447譯碼器(段選電路)

fpga數(shù)字時(shí)鐘,FPGA,Quartus,多功能數(shù)字時(shí)鐘,fpga開(kāi)發(fā)

封裝成總線的形式,方便輸入輸出

7、LED驅(qū)動(dòng)電路

[外鏈圖片轉(zhuǎn)存失敗,源站可能有防盜鏈機(jī)制,建議將圖片保存下來(lái)直接上傳(img-gcXWPzJ8-1684859853659)(null)]

當(dāng)L為1時(shí),LED點(diǎn)亮

8、模式轉(zhuǎn)換器

二選一模式轉(zhuǎn)換器(用于切換第3-6位數(shù)碼管的時(shí)鐘、秒表顯示)

fpga數(shù)字時(shí)鐘,FPGA,Quartus,多功能數(shù)字時(shí)鐘,fpga開(kāi)發(fā)

K為輸入信號(hào),當(dāng)K為1時(shí),H24輸出,當(dāng)K為0時(shí),H12輸出

三選一模式轉(zhuǎn)換器(用于切換第1、2位數(shù)碼管的12/24進(jìn)制、秒表顯示)

fpga數(shù)字時(shí)鐘,FPGA,Quartus,多功能數(shù)字時(shí)鐘,fpga開(kāi)發(fā)

由4片74153芯片構(gòu)成(每片都只使用了一個(gè)4選1數(shù)據(jù)選擇器)

當(dāng)K0=K4等于1時(shí),輸出H24;當(dāng)K4=1,K0=0時(shí),輸出H12

其他情況均輸出M60

顯示片選

fpga數(shù)字時(shí)鐘,FPGA,Quartus,多功能數(shù)字時(shí)鐘,fpga開(kāi)發(fā)

總電路:

fpga數(shù)字時(shí)鐘,FPGA,Quartus,多功能數(shù)字時(shí)鐘,fpga開(kāi)發(fā)

fpga數(shù)字時(shí)鐘,FPGA,Quartus,多功能數(shù)字時(shí)鐘,fpga開(kāi)發(fā)

fpga數(shù)字時(shí)鐘,FPGA,Quartus,多功能數(shù)字時(shí)鐘,fpga開(kāi)發(fā)

fpga數(shù)字時(shí)鐘,FPGA,Quartus,多功能數(shù)字時(shí)鐘,fpga開(kāi)發(fā)fpga數(shù)字時(shí)鐘,FPGA,Quartus,多功能數(shù)字時(shí)鐘,fpga開(kāi)發(fā)

fpga數(shù)字時(shí)鐘,FPGA,Quartus,多功能數(shù)字時(shí)鐘,fpga開(kāi)發(fā)

fpga數(shù)字時(shí)鐘,FPGA,Quartus,多功能數(shù)字時(shí)鐘,fpga開(kāi)發(fā)

調(diào)試、結(jié)論

設(shè)置引腳、編譯、下載至FPGA開(kāi)發(fā)板。測(cè)試結(jié)果符合預(yù)期。

實(shí)驗(yàn)過(guò)程的問(wèn)題與思考

問(wèn)題:

1、設(shè)計(jì)【12翻1】計(jì)時(shí)器時(shí),從0開(kāi)始或從13結(jié)束,解決方法:預(yù)置數(shù)為1,計(jì)數(shù)到12時(shí)復(fù)位;

2、Modelsim無(wú)法仿真,沒(méi)有正確設(shè)置路徑;

3、7447譯碼器6和9顯示不全,最后發(fā)現(xiàn)是該譯碼器的特性,使用7448譯碼器更好;

4、做12/24進(jìn)制時(shí)鐘切換時(shí)沒(méi)有考慮到秒表,只做了二選一模塊,后來(lái)做四選一模塊得以解決,實(shí)現(xiàn)12/24/秒表切換

5、有時(shí)時(shí)鐘的頻率不對(duì),先不用管,后來(lái)隨著新功能的加入便正常了;

6、剛開(kāi)始時(shí)考慮不周,模塊化低。

心得體會(huì):

Quartus是一個(gè)十分重要的工具,它可以幫助我們完成諸如邏輯電路設(shè)計(jì)、仿真、驗(yàn)證、綜合等一系列任務(wù),提高了我們的設(shè)計(jì)效率和精度。

1、設(shè)計(jì)前的準(zhǔn)備十分重要。在進(jìn)行設(shè)計(jì)前,需要對(duì)所要設(shè)計(jì)的電路進(jìn)行充分的思考和分析,確定各個(gè)模塊的功能、輸入輸出等信息,為后續(xù)的設(shè)計(jì)奠定基礎(chǔ)。

2、畫(huà)電路圖時(shí)需要仔細(xì)。注意電路的正確性和邏輯的完整性,以避免在后續(xù)的仿真和驗(yàn)證過(guò)程中出現(xiàn)問(wèn)題。

3、仿真和驗(yàn)證非常重要。在完成設(shè)計(jì)后,需要進(jìn)行仿真和驗(yàn)證,以檢驗(yàn)電路的正確性和穩(wěn)定性。通過(guò)仿真和驗(yàn)證可以發(fā)現(xiàn)并修正電路中的問(wèn)題,提高電路的可靠性和魯棒性。

4、熟練掌握Quartus的使用技巧可以提高設(shè)計(jì)的效率和精度。

5、這是一個(gè)較大的設(shè)計(jì)實(shí)驗(yàn),能順利完成我很有成就感。

6、采用模塊化設(shè)計(jì),結(jié)構(gòu)清晰,便于畫(huà)圖、修改與閱讀。在設(shè)計(jì)過(guò)程中,加深了我對(duì)《數(shù)字電子技術(shù)基礎(chǔ)》課程內(nèi)容的理解,逐步提高電路應(yīng)用能力、設(shè)計(jì)能力、分析評(píng)價(jià)能力。

七、 參考文獻(xiàn)

[1]《數(shù)字電子技術(shù)基礎(chǔ)(第5版)》

[2]《EDA設(shè)計(jì) 基于Quartus的多功能數(shù)字時(shí)鐘設(shè)計(jì)》

【后記】
驗(yàn)收時(shí)發(fā)現(xiàn)24小時(shí)制的12時(shí)在12小時(shí)制應(yīng)該為12時(shí),不該為0時(shí)
學(xué)長(zhǎng)只能幫你們到這了文章來(lái)源地址http://www.zghlxwxcb.cn/news/detail-531821.html

到了這里,關(guān)于FPGA多功能數(shù)字時(shí)鐘 基于Quartus實(shí)現(xiàn)設(shè)計(jì)與仿真 華南師范大學(xué)數(shù)電綜設(shè)的文章就介紹完了。如果您還想了解更多內(nèi)容,請(qǐng)?jiān)谟疑辖撬阉鱐OY模板網(wǎng)以前的文章或繼續(xù)瀏覽下面的相關(guān)文章,希望大家以后多多支持TOY模板網(wǎng)!

本文來(lái)自互聯(lián)網(wǎng)用戶投稿,該文觀點(diǎn)僅代表作者本人,不代表本站立場(chǎng)。本站僅提供信息存儲(chǔ)空間服務(wù),不擁有所有權(quán),不承擔(dān)相關(guān)法律責(zé)任。如若轉(zhuǎn)載,請(qǐng)注明出處: 如若內(nèi)容造成侵權(quán)/違法違規(guī)/事實(shí)不符,請(qǐng)點(diǎn)擊違法舉報(bào)進(jìn)行投訴反饋,一經(jīng)查實(shí),立即刪除!

領(lǐng)支付寶紅包贊助服務(wù)器費(fèi)用

相關(guān)文章

  • 數(shù)字系統(tǒng)設(shè)計(jì)(FPGA)課程設(shè)計(jì): 多功能數(shù)字鐘

    數(shù)字系統(tǒng)設(shè)計(jì)(FPGA)課程設(shè)計(jì): 多功能數(shù)字鐘

    一、目的: 實(shí)現(xiàn)多功能數(shù)字鐘,具備下列功能: 1、數(shù)字鐘:能計(jì)時(shí),實(shí)現(xiàn)小時(shí)、分鐘、秒的顯示; 2、數(shù)字跑表:精度至0.01秒 比如顯示12.97秒; 3、鬧鐘: 可以設(shè)定鬧鐘,用試驗(yàn)箱上的蜂鳴器作為鬧鈴; 4、調(diào)時(shí):可以對(duì)時(shí)間進(jìn)行設(shè)定; 5、日期設(shè)定:能設(shè)定日期并顯示當(dāng)前

    2023年04月18日
    瀏覽(27)
  • VHDL實(shí)現(xiàn)多功能時(shí)鐘設(shè)計(jì)

    VHDL實(shí)現(xiàn)多功能時(shí)鐘設(shè)計(jì)

    題目:多功能電子時(shí)鐘 VHDL語(yǔ)言設(shè)計(jì) 主要功能要求: 1、電子時(shí)鐘。要求用24 時(shí)制顯示。分屏顯示“時(shí)、分”和“分、秒”,即4 個(gè)數(shù)碼管不能同時(shí)顯示“時(shí)、分、秒”,但可以只顯示“時(shí)、分”,或只顯示“分、秒”,通過(guò)按鍵來(lái)切換這兩種顯示方式。用數(shù)碼管的小數(shù)點(diǎn)“

    2024年02月11日
    瀏覽(94)
  • FPGA-DE2-115-實(shí)驗(yàn)二-模塊化多功能數(shù)字鐘

    FPGA-DE2-115-實(shí)驗(yàn)二-模塊化多功能數(shù)字鐘

    前言: 本文主要介紹了集成電路EDA這門(mén)課程的相關(guān)實(shí)驗(yàn)及代碼。使用的軟件是Quartus Ⅱ,該實(shí)驗(yàn)使用fpga芯片為cyclone IV EP4CE115F29C7。 本次實(shí)驗(yàn)我們需要實(shí)現(xiàn)生活中常見(jiàn)的電子手表的所有功能。 我們知道: 電子手表有五個(gè)功能,包括:時(shí)間顯示功能,夜光模式功能,計(jì)時(shí)功能,鬧鐘功能

    2024年02月04日
    瀏覽(66)
  • 【基于FPGA的芯片設(shè)計(jì)】多功能ALU

    【基于FPGA的芯片設(shè)計(jì)】多功能ALU

    目錄 一、實(shí)驗(yàn)要求 二、源代碼 1. 頂層模塊 2. 數(shù)據(jù)輸入模塊 3. ALU運(yùn)算模塊 4. 結(jié)果處理模塊 5. 掃描數(shù)碼管模塊 5.1 掃描數(shù)碼管頂層 5.2 分頻器 5.3 數(shù)碼管顯示 三、仿真代碼 四、結(jié)構(gòu)層圖 五、管腳配置 實(shí)驗(yàn)板卡:xc7a100tlc sg324-2L,共20個(gè)開(kāi)關(guān) 通過(guò)高低位控制,實(shí)現(xiàn)32位數(shù)據(jù)A、

    2024年02月05日
    瀏覽(27)
  • 基于FPGA的多功能信號(hào)模擬生成系統(tǒng)

    基于FPGA的多功能信號(hào)模擬生成系統(tǒng)

    本系統(tǒng)歷時(shí)1.5年開(kāi)發(fā),在實(shí)際應(yīng)用過(guò)程中,功能再不斷更新完善中。。。。 系統(tǒng)工程源碼: 百度網(wǎng)盤(pán)? ? 提取碼:mww7 模擬器設(shè)備發(fā)射端主要由中頻處理單元和射頻發(fā)送單元兩部分組成。功能組成框圖如圖所示,中頻處理單元實(shí)現(xiàn)擬輻射信號(hào)的基帶數(shù)字信號(hào)產(chǎn)生、D/A轉(zhuǎn)換和中

    2024年02月19日
    瀏覽(24)
  • 0—基于FPGA(ZYNQ-Z2)的多功能小車(chē)

    0—基于FPGA(ZYNQ-Z2)的多功能小車(chē)

    ? ?在電子技術(shù)與創(chuàng)新的課設(shè)中我選擇了這個(gè)題目,在設(shè)計(jì)的時(shí)候遇到了非常多的問(wèn)題,但是網(wǎng)上的對(duì)應(yīng)資料又非常少,因此在完成設(shè)計(jì)之后,我把設(shè)計(jì)方法與代碼在這篇博客中分享出來(lái),希望能對(duì)需要的人有所幫助。 目錄 1.題目 2. 題目分析: 3. 器件使用 4. 工程文件? 5. 傳

    2024年02月07日
    瀏覽(24)
  • FPGA實(shí)現(xiàn)10M多功能信號(hào)發(fā)生器

    FPGA實(shí)現(xiàn)10M多功能信號(hào)發(fā)生器

    方案一:采用模擬鎖相環(huán)實(shí)現(xiàn)。模擬鎖相環(huán)技術(shù)是一項(xiàng)比較成熟的技術(shù)。應(yīng)用模擬鎖相環(huán),可將基準(zhǔn)頻率倍頻,或分頻得到所需的頻率,且調(diào)節(jié)精度可以做到相當(dāng)高、穩(wěn)定性也比較好。但模擬鎖相環(huán)模擬電路復(fù)雜,不易調(diào)節(jié),成本較高,并且頻率調(diào)節(jié)不便且調(diào)節(jié)范圍小,輸出

    2023年04月09日
    瀏覽(17)
  • 5—基于FPGA(ZYNQ-Z2)的多功能小車(chē)—軟件設(shè)計(jì)—藍(lán)牙串口

    5—基于FPGA(ZYNQ-Z2)的多功能小車(chē)—軟件設(shè)計(jì)—藍(lán)牙串口

    目錄 1.藍(lán)牙模塊介紹 2.UART介紹 3.Verilog代碼: 3.1Uart_RX模塊: 3.2 分頻模塊: 3.3 Uart驅(qū)動(dòng)模塊 3.4 Uart控制模塊 4. 總覽 ? 我使用的是JDY-31藍(lán)牙模塊,在連線中,要注意RX-TX,TX-RX。 ? 即FPGA約束的TX對(duì)應(yīng)藍(lán)牙模塊的RX,約束的RX對(duì)應(yīng)藍(lán)牙模塊的TX。 藍(lán)牙模塊使用UART串口通信協(xié)議,具體

    2024年02月05日
    瀏覽(32)
  • 實(shí)戰(zhàn)項(xiàng)目——多功能電子時(shí)鐘

    實(shí)戰(zhàn)項(xiàng)目——多功能電子時(shí)鐘

    通過(guò)按鍵來(lái)控制狀態(tài)機(jī)的狀態(tài),在將狀態(tài)值傳送到各個(gè)模塊進(jìn)行驅(qū)動(dòng),在空閑狀態(tài)下,數(shù)碼管顯示基礎(chǔ)時(shí)鐘,基礎(chǔ)時(shí)鐘是由7個(gè)計(jì)數(shù)器組合而成,當(dāng)在ADJUST狀態(tài)下可以調(diào)整時(shí)間,并且基礎(chǔ)時(shí)間會(huì)隨基礎(chǔ)時(shí)鐘的改變而改變,同過(guò)位置使能來(lái)確定更改的值在按下確定來(lái)更改基礎(chǔ)時(shí)鐘

    2024年02月14日
    瀏覽(30)
  • esp32+lvgl--桌面多功能天氣時(shí)鐘

    esp32+lvgl--桌面多功能天氣時(shí)鐘

    功能: 1、通過(guò)網(wǎng)絡(luò)獲取日期、時(shí)間以及當(dāng)?shù)靥鞖鉁囟?2、有模擬時(shí)鐘、背景切換、語(yǔ)言切換等功能 esp32+lvgl桌面時(shí)鐘天氣 一、準(zhǔn)備材料 esp32開(kāi)發(fā)板、1.28寸圓屏幕(非觸摸)。 二、軟件開(kāi)發(fā)過(guò)程 1、獲取網(wǎng)絡(luò)天氣和時(shí)間。 esp32自帶2.4gwifi功能。使用wifi功能需包含頭文件WiFi.h,

    2024年02月02日
    瀏覽(45)

覺(jué)得文章有用就打賞一下文章作者

支付寶掃一掃打賞

博客贊助

微信掃一掃打賞

請(qǐng)作者喝杯咖啡吧~博客贊助

支付寶掃一掃領(lǐng)取紅包,優(yōu)惠每天領(lǐng)

二維碼1

領(lǐng)取紅包

二維碼2

領(lǐng)紅包