計(jì)算機(jī)組成原理-題庫(kù)

中央處理器選擇題

1、中央處理器（CPU）是指什么。

A、 運(yùn)算器

B、 控制器

C、 運(yùn)算器和控制器

D、 運(yùn)算器、控制器和主存儲(chǔ)器

2、在CPU中跟蹤指令后繼地址的寄存器是什么。

A、 主存地址寄存器

B、 程序計(jì)數(shù)器

C、 指令寄存器

D、 狀態(tài)條件寄存器

3、操作控制器的功能是什么。

A、 產(chǎn)生時(shí)序信號(hào)

B、 從主存取出一條指令

C、 完成指令操作碼譯碼

D、 從主存取出指令，完成指令操作碼譯碼，并產(chǎn)生有關(guān)的操作控制信號(hào)，以解釋執(zhí)行該指令

4、指令周期是指什么。

A、 CPU從主存取出一條指令的時(shí)間

B、 CPU執(zhí)行一條指令的時(shí)間

C、 CPU從主存取出一條指令加上執(zhí)行這條指令的時(shí)間

D、 時(shí)鐘周期時(shí)間

5、同步控制是什么。

A、 只適用于CPU控制的方式

B、 只適用于外圍設(shè)備控制的方式

C、 由統(tǒng)一時(shí)序信號(hào)控制的方式

D、 所有指令執(zhí)行時(shí)間都相同的方式

6、異步控制常用于什么作為其主要控制方式。

A、 在單總線結(jié)構(gòu)計(jì)算機(jī)中訪問主存與外圍設(shè)備時(shí)

B、 微型機(jī)的CPU控制中

C、 組合邏輯控制的CPU中

D、 微程序控制器中

7、微操作在執(zhí)行部件中是最基本的操作。由于數(shù)據(jù)通路的關(guān)系，微操作可分為相容性和相斥性微操作。請(qǐng)?jiān)谝韵聰⑹鲋羞x出一個(gè)正確描述的句子。

A、 同一個(gè)CPU周期中，可以并行執(zhí)行的微操作叫相容性微操作

B、 同一個(gè)CPU周期中，不可以并行執(zhí)行的微操作叫相容性微操作

C、 同一個(gè)CPU周期中，可以并行執(zhí)行的微操作叫相斥性微操作

D、 同一個(gè)時(shí)鐘周期中，不可以并行執(zhí)行的微操作叫相斥性微操作

8、指令寄存器的位數(shù)取決于什么。

A、 存儲(chǔ)器容量

B、 指令字長(zhǎng)

C、 機(jī)器字長(zhǎng)

D、 存儲(chǔ)字長(zhǎng)

9、指令譯碼器是對(duì)什么進(jìn)行譯碼。

A、 整條指令

B、 指令的操作碼字段

C、 指令的地址

D、 指令的操作數(shù)字段

10、下列說(shuō)法正確的是什么。

A、 指令周期等于機(jī)器周期

B、 指令周期小于機(jī)器周期

C、 指令周期大于機(jī)器周期

D、 指令周期是機(jī)器周期的兩倍

11、CPU不包括什么。

A、 地址寄存器

B、 指令寄存器

C、 地址譯碼器

12、存放正執(zhí)行指令的寄存器是什么。

A、 MAR

B、 PC

C、 MDR

D、 IR

13、中斷服務(wù)程序的最后一條指令是什么。

A、 轉(zhuǎn)移指令

B、 出棧指令

C、 中斷返回指令

D、 入棧指令

14、微程序放在什么中。

A、 存儲(chǔ)器控制器

B、 控制存儲(chǔ)器

C、 主存儲(chǔ)器

D、 Cache

57、微程序存放在（ ）。

A、 主存中

B、 堆棧中

C、 只讀存儲(chǔ)器中

D、 磁盤中

解析：微程序控制的基本思想是把指令執(zhí)行所需的所有控制信號(hào)存放在存儲(chǔ)器中，需要時(shí)從這個(gè)存儲(chǔ)

器中讀取。由于每一條微指令執(zhí)行時(shí)所發(fā)出的控制信號(hào)是事先設(shè)計(jì)好的，不需要改變，故此存放所有

控制信號(hào)的存儲(chǔ)器應(yīng)為只讀存儲(chǔ)器，并將其集成到CPU內(nèi)，稱其為控制存儲(chǔ)器。

15、在微程序控制器中，一條機(jī)器指令的功能通常由什么。

A、 一條微指令實(shí)現(xiàn)

B、 一段微程序?qū)崿F(xiàn)

C、 一個(gè)指令碼實(shí)現(xiàn)

D、 一個(gè)條件碼實(shí)現(xiàn)

16、在控制器的控制方式中，機(jī)器周期內(nèi)的時(shí)鐘周期個(gè)數(shù)可以不相同，這屬于什么。

A、 同步控制

B、 異步控制

C、 聯(lián)合控制

D、 人工控制

17、以下敘述中什么是錯(cuò)誤的。

A、 取指令操作是控制器固有的功能，不需要在操作碼控制下完成。

B、 所有指令的取指令操作都是相同的。

C、 在指令長(zhǎng)度相同的情況下，所有指令的取指操作都是相同的。

D、 一條指令包含取指、分析、執(zhí)行三個(gè)階段。

18、某計(jì)算機(jī)的指令流水線由4個(gè)功能段組成，指令流經(jīng)各功能段的時(shí)間（忽略各功能段之間的緩存時(shí)間）分別為90ns、80ns、70ns和60ns，則該計(jì)算機(jī)的CPU時(shí)鐘周期至少是多少。

A、 90ns　　　　

B、 80ns

C、 70ns　　　　

D、 60ns

答案： A

19、下列不會(huì)引起指令流水阻塞的是什么。

A、 數(shù)據(jù)旁路

B、 數(shù)據(jù)相關(guān)

C、 條件轉(zhuǎn)移

D、 資源沖突

答案： A

29、CPU內(nèi)通用寄存器的位數(shù)取決于什么。

A、 存儲(chǔ)器容量

B、 機(jī)器字長(zhǎng)

C、 指令的長(zhǎng)度

D、 CPU的管腳數(shù)

30、以硬布線方式構(gòu)成的控制器也叫什么。

A、 組合邏輯型控制器

B、 微程序控制器

C、 存儲(chǔ)邏輯型控制器

D、 運(yùn)算器

31、一個(gè)節(jié)拍脈沖持續(xù)的時(shí)間長(zhǎng)短是什么。

A、 指令周期

B、 機(jī)器周期

C、 時(shí)鐘周期

D、 以上都不是

32、直接轉(zhuǎn)移指令的功能是將指令中的地址代碼送入什么 。

A、 累加器

B、 地址寄存器

C、 PC

D、 存儲(chǔ)器

33、狀態(tài)寄存器用來(lái)存放什么。

A、 算術(shù)運(yùn)算結(jié)果

B、 邏輯運(yùn)算結(jié)果

C、 運(yùn)算類型

D、 算術(shù)、邏輯運(yùn)算及測(cè)試指令的結(jié)果狀態(tài)

35、某寄存器中的值有時(shí)是地址，這只有計(jì)算機(jī)的什么才能識(shí)別它。

A、 譯碼器

B、 判斷程序

C、 指令

D、 時(shí)序信號(hào)

6、微程序控制器中,機(jī)器指令與微指令的關(guān)系是什么。

A、 每一條機(jī)器指令由一條微指令執(zhí)行

B、 每一條機(jī)器指令由一段用微指令編成的微程序來(lái)解釋執(zhí)行

C、 一段機(jī)器指令組成的程序可由一條微指令來(lái)執(zhí)行

D、 一條微指令由若干條機(jī)器指令組成

37、讀取指令、分析指令和執(zhí)行指令3個(gè)階段，不同指令的不同階段可以 什么 執(zhí)行。

A、 順序

B、 重疊

C、 循環(huán)

D、 并行

38、讀取指令、分析指令和執(zhí)行指令3個(gè)階段，各階段的執(zhí)行時(shí)間最好什么 。

A、 為0

B、 為1個(gè)周期

C、 相等

D、 不等

39、讀取指令、分析指令和執(zhí)行指令3個(gè)階段，各階段的執(zhí)行時(shí)間最好相等 ；在流水線運(yùn)行時(shí)，每個(gè)階段的執(zhí)行時(shí)間應(yīng)取 什么。

A、 3個(gè)階段執(zhí)行時(shí)間之和

B、 3個(gè)階段執(zhí)行時(shí)間的平均值

C、 3個(gè)階段執(zhí)行時(shí)間的最小值

D、 3個(gè)階段執(zhí)行時(shí)間的最大值

40、微指令格式分成水平型和垂直型，前者的位數(shù)什么，用它編寫的微程序什么。

A、 較少，較長(zhǎng)

B、 較多，較短

C、 較多，較長(zhǎng)

D、 較少，較短

41、異步控制常作為什么 的主要控制方式。

A、 單總線計(jì)算機(jī)結(jié)構(gòu)計(jì)算機(jī)中訪問主存和外部設(shè)備時(shí)

B、 微型機(jī)的CPU控制中

C、 組合邏輯的CPU控制中

D、 微程序控制器中

42、與微指令的執(zhí)行周期對(duì)應(yīng)的是什么。

A、 指令周期

B、 機(jī)器周期

C、 節(jié)拍周期

D、 時(shí)鐘周期

43、流水CPU 是由一系列叫做“段”的處理線路所組成，和具有m個(gè)并行部件的CPU相比，一個(gè) m段流水CPU什么。

A、 具備同等水平的吞吐能力

B、 吞吐能力大于前者的吞吐能力

C、 吐能力小于前者的吞吐能力

44、微程序控制器中，機(jī)器指令與微指令的關(guān)系是什么。

A、 每一條機(jī)器指令由一條微指令來(lái)執(zhí)行

B、 每一條機(jī)器指令由一段微指令編寫的微程序來(lái)解釋執(zhí)行

C、 每一條機(jī)器指令組成的程序可由一條微指令來(lái)執(zhí)行

D、 一條微指令由若干條機(jī)器指令組成

56、在取指周期中，是按照（　）的內(nèi)容訪問主存，以讀取指令。

A、 指令寄存器IR

B、 程序狀態(tài)寄存器PS

C、 存儲(chǔ)器數(shù)據(jù)寄存器MDR

D、 程序計(jì)數(shù)器PC

解析：每一條指令的執(zhí)行都是從取指令開始，需要對(duì)主存儲(chǔ)器進(jìn)行訪問。程序計(jì)數(shù)器PC是用來(lái)存放將

要讀取并執(zhí)行的指令在主存儲(chǔ)器中的地址，對(duì)主存儲(chǔ)器訪問時(shí)所需要的地址由程序計(jì)數(shù)器PC來(lái)提供，

即需要按程序計(jì)數(shù)器PC的內(nèi)容來(lái)訪問主存儲(chǔ)器。

58、在微程序控制方式中，機(jī)器指令和微指令的關(guān)系是（ 　）。

A、 每一條機(jī)器指令由一條微指令來(lái)解釋執(zhí)行

B、 每一條機(jī)器指令由一段（或一個(gè)）微程序來(lái)解釋執(zhí)行

C、 一段機(jī)器指令組成的工作程序可由一條微指令來(lái)解釋執(zhí)行

D、 一條微指令由若干條機(jī)器指令組成

解析：在微程序控制方式中，控制部件通過控制總線向執(zhí)行部件發(fā)出的各種控制命令稱為微命令，在

一個(gè)CPU周期中，一組實(shí)現(xiàn)一定功能的微命令的組合構(gòu)成一條微指令，有序的微指令序列構(gòu)成一段微

程序。微程序的作用是實(shí)現(xiàn)一條對(duì)應(yīng)的機(jī)器指令，即每一條機(jī)器指令是由一段（或一個(gè)）微程序來(lái)解

釋執(zhí)行的。

59、下列說(shuō)法中，合理的是（ ）。

A、 執(zhí)行各條指令的機(jī)器周期數(shù)相同，各機(jī)器周期的長(zhǎng)度均勻

B、 執(zhí)行各條指令的機(jī)器周期數(shù)相同，各機(jī)器周期的長(zhǎng)度可變

C、 執(zhí)行各條指令的機(jī)器周期數(shù)可變，各機(jī)器周期的長(zhǎng)度均勻

D、 執(zhí)行各條指令的機(jī)器周期數(shù)可變，各機(jī)器周期的長(zhǎng)度可變

解析：機(jī)器周期是指令執(zhí)行中每一步操作所需要的時(shí)間，一般以CPU中完成一個(gè)運(yùn)算操作所需的時(shí)間

作為機(jī)器周期的基本時(shí)間，其長(zhǎng)度是均勻的，而各種指令的功能不同，因而各指令執(zhí)行時(shí)所需的機(jī)器

周期數(shù)是可變的。

60、微地址是指微指令（ ）。

A、 在主存的存儲(chǔ)位置

B、 在堆棧的存儲(chǔ)位置

C、 在磁盤的存儲(chǔ)位置

D、 在控制存儲(chǔ)器的存儲(chǔ)位置

解析：微程序控制的基本思想是：把指令執(zhí)行所需要的所有控制信號(hào)存放在控制存儲(chǔ)器中，需要時(shí)從

這個(gè)存儲(chǔ)器中讀取，即把操作控制信號(hào)編成微指令，存放在控制存儲(chǔ)器中。一條機(jī)器指令的功能通常

用許多條微指令組成的序列來(lái)實(shí)現(xiàn)，這個(gè)微指令序列稱為微程序。微指令在控制存儲(chǔ)器中的存儲(chǔ)位置

稱為微地址。

61、在微程序控制中，把操作控制信號(hào)編成（ ?。?。

A、 微指令

B、 微地址

C、 操作碼

D、 程序

解析：微程序控制的基本思想是：把指令執(zhí)行所需要的所有控制信號(hào)存放在控制存儲(chǔ)器中，需要時(shí)從

這個(gè)存儲(chǔ)器中讀取，即把操作控制信號(hào)編成微指令，存放在控制存儲(chǔ)器中。一條機(jī)器指令的功能通常

用許多條微指令組成的序列來(lái)實(shí)現(xiàn)，這個(gè)微指令序列稱為微程序。微指令在控制存儲(chǔ)器中的存儲(chǔ)位置

稱為微地址。

62、從一條指令的啟動(dòng)到下一條指令的啟動(dòng)的間隔時(shí)間稱為（ 　）。

A、 時(shí)鐘周期

B、 機(jī)器周期

C、 工作周期

D、 指令周期

解析：指令周期：從一條指令的啟動(dòng)到下一條指令的啟動(dòng)的間隔時(shí)間。機(jī)器周期：指令執(zhí)行中每一步

操作所需的時(shí)間，又稱CPU周期。時(shí)鐘周期：計(jì)算機(jī)主頻周期。

75、下列哪個(gè)寄存器對(duì)于用戶來(lái)說(shuō)是可見的？

A、 PC

B、 IR

C、 DR

D、 AR

76、下列哪個(gè)操作不是在取指周期內(nèi)容完成

A、 從指令存儲(chǔ)器中取出指令

B、 對(duì)程序計(jì)數(shù)器PC加1

C、 對(duì)指令操作碼進(jìn)行譯碼或測(cè)試

D、 從存儲(chǔ)器中取出操作數(shù)

77、下列哪個(gè)部件可以發(fā)出微命令？

A、 運(yùn)算器

B、 存儲(chǔ)器

C、 控制器

D、 I/O設(shè)備

78、減法指令“sub R1, R2, R3”的功能為“(R1) - (R2)→R3”，該指令執(zhí)行后將生成進(jìn)位/ 借位標(biāo)志 CF 和溢出標(biāo)志 OF。若(R1) = FFFF FFFFH，(R2) = FFFF FFF0H，則該減法指令執(zhí)行后，CF 與 OF 分別為

A、 CF = 0, OF = 0

B、 CF = 1, OF = 0

C、 CF = 0, OF = 1

D、 CF = 1, OF = 1

79、若某計(jì)算機(jī)最復(fù)雜指令的執(zhí)行需要完成 5 個(gè)子功能，分別由功能部件 A～E實(shí)現(xiàn)，各功能部件所需時(shí)間分別為 80ps、50ps、50ps、70ps 和 50ps，采用流水線方式執(zhí)行指令，流水段寄存器延時(shí)為 20ps，則 CPU 時(shí)鐘周期至少為( )。

A、 60ps

B、 70ps

C、 80ps

D、 100ps

81、在采用“取指、譯碼/取數(shù)、執(zhí)行、訪存、寫回”5 段流水線的處理器中，執(zhí)行如下指令序列，其中 s0、s1、s2、s3 和 t2 表示寄存器編號(hào)。

I1：add s2,s1,s0 //R[s2]R[s1]+R[s0]

I2：load s3,0(t2) //R[s3]M[R[t2]+0]

I3：add s2,s2,s3 //R[s2]R[s2]+R[s3]

I4：store s2,0(t2) //M[R[t2]+0]R[s2]

下列指令對(duì)中，不存在數(shù)據(jù)冒險(xiǎn)的是( )。

A、 I1 和 I3

B、 I2 和 I3

C、 I2 和 I4

D、 I3 和 I4

82、某指令功能為 R[r2]←R[r1] + M[R[r0]]，其兩個(gè)源操作數(shù)分別采用寄存器、寄存器間接尋址方式。對(duì)于下列給定部件，該指令在取數(shù)及執(zhí)行過程中需要用到的是( )。I．通用寄存器組（GPRs） II．算術(shù)邏輯單元（ALU）III．存儲(chǔ)器（Memory） IV．指令譯碼器（ID）

A、 僅 I、II

B、 僅 I、II、III

C、 僅 II、III、IV

D、 僅 I、III、IV

85、下列關(guān)于數(shù)據(jù)通路的敘述中，錯(cuò)誤的是：（ ）。

A、 數(shù)據(jù)通路包含 ALU 等組合邏輯（操作）元件

B、 數(shù)據(jù)通路包含寄存器等時(shí)序邏輯（狀態(tài)）元件

C、 數(shù)據(jù)通路不包含用于異常事件檢測(cè)及響應(yīng)的電路

D、 數(shù)據(jù)通路中的數(shù)據(jù)流動(dòng)路徑由控制信號(hào)進(jìn)行控制

86、通常情況下，下列（ ）部件不包含在中央處理器芯片中。

A、 ALU

B、 控制器

C、 通用寄存器

D、 DRAM

87、下列有關(guān)CPU中部分部件的功能的描述中，錯(cuò)誤的是（ ）。

A、 控制單元用于對(duì)指令操作碼譯碼并生成控制信號(hào)

B、 PC稱為程序計(jì)數(shù)器，用于存放將要執(zhí)行的指令的地址

C、 通過將PC按當(dāng)前指令長(zhǎng)度增量，可實(shí)現(xiàn)指令的按序執(zhí)行

D、 IR稱為指令寄存器，用來(lái)存放當(dāng)前指令的操作碼

88、執(zhí)行完當(dāng)前指令后，PC中存放的是后繼指令的地址，因此PC的位數(shù)和（ ）的位數(shù)相同。

A、 指令寄存器IR

B、 指令譯碼器ID

C、 存儲(chǔ)器地址寄存器MAR

D、 程序狀態(tài)字寄存器PSWR

89、下列有關(guān)程序計(jì)數(shù)器PC的敘述中，錯(cuò)誤的是（ ）。

A、 每條指令執(zhí)行后，PC的值都會(huì)被改變

B、 指令順序執(zhí)行時(shí)，PC的值總是自動(dòng)加1

C、 CALL指令執(zhí)行后，PC的值一定是被調(diào)用過程的入口地址

D、 無(wú)條件轉(zhuǎn)移指令執(zhí)行后，PC的值一定是轉(zhuǎn)移目標(biāo)地址

90、下列有關(guān)指令周期的敘述中，錯(cuò)誤的是（ ）。

A、 指令周期的第一個(gè)階段一定是取指令階段

B、 乘法指令和加法指令的指令周期總是一樣長(zhǎng)

C、 一個(gè)指令周期由若干個(gè)機(jī)器周期或時(shí)鐘周期組成

D、 相對(duì)于RISC，CISC風(fēng)格處理器的指令周期更長(zhǎng)

91、以下關(guān)于指令流水線設(shè)計(jì)的敘述中，錯(cuò)誤的是（ ）。

A、 指令執(zhí)行過程中的各個(gè)子功能都須包含在某個(gè)流水段中

B、 所有子功能都必須按一定的順序經(jīng)過流水段

C、 雖然各子功能所用實(shí)際時(shí)間可能不同，但經(jīng)過每個(gè)流水段的時(shí)間都一樣

D、 任何時(shí)候各個(gè)流水段的功能部件都不可能執(zhí)行空(nop)操作

92、以下關(guān)于指令流水線和指令執(zhí)行效率關(guān)系的敘述中，錯(cuò)誤的是（ ）。

A、 加倍增加流水段個(gè)數(shù)不能成倍提高指令執(zhí)行效率

B、 為了提高指令吞吐率，流水段個(gè)數(shù)可以無(wú)限制地增多

C、 加深流水線深度，可以提高處理器的時(shí)鐘頻率

D、 隨著流水段個(gè)數(shù)的增加，流水段之間緩存開銷的比例增大

93、假定執(zhí)行最復(fù)雜的指令需要完成6個(gè)子功能，分別由對(duì)應(yīng)的功能部件A~ F來(lái)完成，每個(gè)功能部件所花的時(shí)間分別為80ps、40ps、50ps、70ps、20ps、30ps，流水段寄存器延時(shí)為20ps，現(xiàn)把最后兩個(gè)功能部件E和F合并，以產(chǎn)生一個(gè)5段流水線。該5段流水線的時(shí)鐘周期至少是（ ）ps。

A、 70

B、 80

C、 90

D、 100

94、以下給定的情況中，不會(huì)引起指令流水線阻塞的是（ ）。

答案： D. 條件轉(zhuǎn)移答案：C__

判斷題

20、在主機(jī)中，只有內(nèi)存能存放數(shù)據(jù)。

答案： 錯(cuò)誤

解析：在CPU中，譯碼器主要用于指令的譯碼、尋址模式的譯碼及操作數(shù)地址的譯碼。

21、引入微程序機(jī)器級(jí)，使CPU的硬件電路更為簡(jiǎn)單，可以使CPU的指令系統(tǒng)功能更強(qiáng)。

答案： 正確

22、微程序技術(shù)是今后計(jì)算機(jī)技術(shù)的發(fā)展方向。

答案： 錯(cuò)誤

解析：目前高性能的計(jì)算機(jī)中普遍采用硬布線技術(shù)。

23、在CPU中，譯碼器主要用在運(yùn)算器中挑選多路輸入數(shù)據(jù)中的某一路數(shù)據(jù)送到ALU。

答案： 錯(cuò)誤

解析：在CPU中，譯碼器主要用于指令的譯碼、尋址模式的譯碼及操作數(shù)地址的譯碼。

24、每一條微指令都只是包含一條微命令。

答案： 錯(cuò)誤

解析：一條微指令包含一組實(shí)現(xiàn)一定操作功能的微命令。

25、串行寄存器一般都具有移位功能。

答案： 正確

26、控制存儲(chǔ)器是用來(lái)存放微程序的存儲(chǔ)器，它應(yīng)該比主存儲(chǔ)器速度快。

答案： 正確

27、機(jī)器的主頻最快，機(jī)器的速度就最快。

答案： 錯(cuò)誤

解析：計(jì)算機(jī)的運(yùn)算速度首先與主頻有關(guān)，主頻越高運(yùn)算速度越快。其次是字長(zhǎng)，字長(zhǎng)越長(zhǎng)，單位時(shí)

間內(nèi)完成的數(shù)據(jù)運(yùn)算就越多，運(yùn)算速度就越快。最后是計(jì)算機(jī)的體系結(jié)構(gòu)，體系結(jié)構(gòu)合理，同樣器件

的整機(jī)速度就快，比如存儲(chǔ)器采用分級(jí)結(jié)構(gòu)，處理機(jī)采用流水線結(jié)構(gòu)、多機(jī)結(jié)構(gòu)，都是為了提高計(jì)算

機(jī)整機(jī)的運(yùn)算速度和效率而做的體系結(jié)構(gòu)方面的改進(jìn)。所以，不能說(shuō)機(jī)器的主頻最快，機(jī)器的速度就

最快。

28、引入微程序機(jī)器級(jí)，使計(jì)算機(jī)的CPU更為簡(jiǎn)單，可以組成功能更強(qiáng)的指令系統(tǒng)，從而加快了CPU的

運(yùn)行速度。

答案： 錯(cuò)誤

解析：引入微程序機(jī)器級(jí)，使計(jì)算機(jī)的CPU更為簡(jiǎn)單，可以組成功能更強(qiáng)的指令系統(tǒng)，但在同樣的半

導(dǎo)體工藝條件下，微程序控制的速度比硬布線控制的速度低。

解析：

63、在計(jì)算機(jī)中，各指令周期的時(shí)間長(zhǎng)度是相同的。

答案： 錯(cuò)誤

解析：在計(jì)算機(jī)中，由于指令的種類不同，功能不同，執(zhí)行每條指令時(shí)機(jī)器所進(jìn)行的操作可能就不

同，所需要的時(shí)間長(zhǎng)短也可能不相同，所以各指令周期的時(shí)間長(zhǎng)度不一定相同。

64、CPU只是計(jì)算機(jī)的控制器。

答案： 錯(cuò)誤

解析：計(jì)算機(jī)硬件系統(tǒng)是由運(yùn)算器、控制器、存儲(chǔ)器、輸入設(shè)備和輸出設(shè)備等五大部分組成，其中將

運(yùn)算器和控制器合在一起稱為中央處理器，簡(jiǎn)稱為CPU

65、硬連線方式是用時(shí)序電路產(chǎn)生時(shí)間控制信號(hào)，用存儲(chǔ)邏輯電路實(shí)現(xiàn)各種控制功能。

答案： 錯(cuò)誤

解析：在采用組合邏輯和時(shí)鐘信號(hào)相結(jié)合的硬連線控制器中，時(shí)間控制信號(hào)是由時(shí)序電路產(chǎn)生，而各

種控制功能則是由組合邏輯電路實(shí)現(xiàn)。

66、在一條微指令中，順序控制部分的作用是發(fā)出指揮全機(jī)工作的控制信號(hào)。

答案： 錯(cuò)誤

解析：在一條微指令中，控制字部分的作用是發(fā)出指揮全機(jī)工作的控制信號(hào)；順序控制部分的作用是

產(chǎn)生后繼微指令的地址。

解答題

45、某假想機(jī)主要部件如圖所示。其中：

M——主存儲(chǔ)器 MBR——主存數(shù)據(jù)寄存器

IR——指令寄存器， MAR——主存地址寄存器

PC一—程序計(jì)數(shù)器 R0- R3——通用寄存器

C，D——暫存器

（1）請(qǐng)補(bǔ)充各部件之間的主要聯(lián)結(jié)線，并注明數(shù)據(jù)流動(dòng)方向。

（2）擬出“ADD(R1)，(R2)+”指令的執(zhí)行流程(含取指過程與確定后繼指令地址)。該指令的含義是

進(jìn)行求和操作，源操作數(shù)地址在寄存器R1中，目的操作數(shù)尋址方式為自增型寄存器間址方式(先取地

址后加1)。

答案：

46、已知帶返轉(zhuǎn)指令的含義如下圖所示，寫出機(jī)器在完成帶返轉(zhuǎn)指令時(shí)，取指階段和執(zhí)行階段所需的

全部微操作命令及節(jié)拍安排。如果采用微程序控制，需增加哪些微操作命令？

答案：

47、下圖所示為雙總線結(jié)構(gòu)機(jī)器的數(shù)據(jù)通路，IR為指令寄存器，PC為程序計(jì)數(shù)器（具有自增功能），

M為主存（受R/W信號(hào)控制），AR為主存地址寄存器，DR為數(shù)據(jù)緩沖寄存器。ALU由加減控制信號(hào)決定

完成何種操作?？刂菩盘?hào)G控制的是一個(gè)門電路。另外，線上標(biāo)注有控制信號(hào)，例如Yi表示Y寄存器的

輸入控制信號(hào)，R10表示寄存器R1的輸出控制信號(hào)。未標(biāo)注的線為直通線，不受控制。

現(xiàn)有“SUB R2,R0”指令完成(R0) - (R2) →　R0的功能操作。請(qǐng)畫出該指令的指令周期流程圖，并

列出相應(yīng)的微程序控制信號(hào)序列。假設(shè)該指令的地址已放入PC中。

答案：

解析：

48、設(shè)機(jī)器A的主頻為8MHz，機(jī)器周期含4個(gè)時(shí)鐘周期，且該機(jī)的平均指令執(zhí)行速度是0.4MIPS，試求

該機(jī)的平均指令周期和機(jī)器周期，每個(gè)指令周期中含幾個(gè)機(jī)器周期？如果機(jī)器B的主頻為12MHz，且機(jī)

器周期也含4個(gè)時(shí)鐘周期，試問B機(jī)的平均指令執(zhí)行速度為多少M(fèi)IPS?

答案：

A機(jī)平均指令周期=1/0.4MIPS=2.5μs A機(jī)時(shí)鐘周期=1/8MHz=125ns

A機(jī)機(jī)器周期=125ns×4=500ns=0.5μs

A機(jī)每個(gè)指令周期中含機(jī)器周期個(gè)數(shù)=2.5μs÷0.5μs=5個(gè)

B機(jī)時(shí)鐘周期 =1/12MHz=83ns B機(jī) 機(jī)器周期 =83ns×4=332ns

假設(shè)B機(jī)每個(gè)指令周期也含5個(gè)機(jī)器周期，那么B機(jī)平均指令周期=332ns×5=1.66μs

B機(jī)平均指令執(zhí)行速度=1/1.66μs=0.6MIPS

解析：

49、已知某機(jī)采用微程序控制方式，其控制存儲(chǔ)器容量為512×48位。微程序可在整個(gè)控制存儲(chǔ)器中

實(shí)現(xiàn)轉(zhuǎn)移，可控制微程序轉(zhuǎn)移的條件共有4個(gè)，采用水平型格式，后繼微指令地址采用斷定方式，如

下圖所示：

問微指令中的三個(gè)字段分別應(yīng)為多少位？

答案：

(1)由控存單元數(shù)可知共512個(gè)，則每個(gè)控存單元地址位為9位，則微指令中的下地址字段的位數(shù)為9位

(2)可控制微程序轉(zhuǎn)移的條件為4個(gè)，且按照直接控制編碼，則測(cè)試條件位數(shù)為4位；

(3)剩下的為微指令字段可用位數(shù) 48－9－4=35位

解析：

50、圖A3.1所示為雙總線結(jié)構(gòu)機(jī)器的數(shù)據(jù)通路，IR為指令寄存器，PC為程序計(jì)數(shù)器（具有自增功

能），M為主存（受R/W信號(hào)控制），AR為主存地址寄存器，DR為數(shù)據(jù)緩沖寄存器。ALU由加減控制信

號(hào)決定完成何種操作?？刂菩盘?hào)G控制的是一個(gè)門電路。另外，線上標(biāo)注有控制信號(hào)，例如Yi表示Y寄

存器的輸入控制信號(hào)，R10表示寄存器R1的輸出控制信號(hào)。未標(biāo)注的線為直通線，不受控制。

現(xiàn)有“ADD R2, R0”指令完成(R0) + (R2) →　R0的功能操作。請(qǐng)畫出該指令的指令周期流程圖，并

列出相應(yīng)的微程序控制信號(hào)序列。假設(shè)該指令的地址已放入PC中。

答案：

解析：

51、圖A3.1所示為雙總線結(jié)構(gòu)機(jī)器的數(shù)據(jù)通路，IR為指令寄存器，PC為程序計(jì)數(shù)器（具有自增功

能），M為主存（受R/W信號(hào)控制），AR為主存地址寄存器，DR為數(shù)據(jù)緩沖寄存器。ALU由加減控制信

號(hào)決定完成何種操作。控制信號(hào)G控制的是一個(gè)門電路。另外，線上標(biāo)注有控制信號(hào)，例如Yi表示Y寄

存器的輸入控制信號(hào)，R10表示寄存器R1的輸出控制信號(hào)。未標(biāo)注的線為直通線，不受控制。

現(xiàn)有“STO R1，(R2)”指令完成(R1)→(R2)，將R1的數(shù)據(jù)送入R2指向的單元中的功能操作。請(qǐng)畫出該

指令的指令周期流程圖，并列出相應(yīng)的微程序控制信號(hào)序列。假設(shè)該指令的地址已放入PC中。

答案：

解析：

52、圖A3.1所示為雙總線結(jié)構(gòu)機(jī)器的數(shù)據(jù)通路，IR為指令寄存器，PC為程序計(jì)數(shù)器（具有自增功

能），M為主存（受R/W信號(hào)控制），AR為主存地址寄存器，DR為數(shù)據(jù)緩沖寄存器。ALU由加減控制信

號(hào)決定完成何種操作?？刂菩盘?hào)G控制的是一個(gè)門電路。另外，線上標(biāo)注有控制信號(hào)，例如Yi表示Y寄

存器的輸入控制信號(hào)，R10表示寄存器R1的輸出控制信號(hào)。未標(biāo)注的線為直通線，不受控制。

現(xiàn)有“LAD (R3)，R0”指令完成 ((R3))→R0，將R3指向單元中的數(shù)據(jù)送入R0中的功能操作。請(qǐng)畫出

該指令的指令周期流程圖，并列出相應(yīng)的微程序控制信號(hào)序列。假設(shè)該指令的地址已放入PC中。

答案：、

解析：

53、圖A3.1所示為雙總線結(jié)構(gòu)機(jī)器的數(shù)據(jù)通路，IR為指令寄存器，PC為程序計(jì)數(shù)器（具有自增功

能），M為主存（受R/W信號(hào)控制），AR為主存地址寄存器，DR為數(shù)據(jù)緩沖寄存器。ALU由加減控制信

號(hào)決定完成何種操作?？刂菩盘?hào)G控制的是一個(gè)門電路。另外，線上標(biāo)注有控制信號(hào)，例如Yi表示Y寄

存器的輸入控制信號(hào)，R10表示寄存器R1的輸出控制信號(hào)。未標(biāo)注的線為直通線，不受控制。

現(xiàn)有“ADD (R1)，R0”指令完成(R0)+((R1))→(R1)，將R0中的數(shù)據(jù)與R1指向單元中的數(shù)據(jù)相加，并

將結(jié)果送入R1指向的單元中的功能操作。請(qǐng)畫出該指令的指令周期流程圖，并列出相應(yīng)的微程序控制

信號(hào)序列。假設(shè)該指令的地址已放入PC中。

答案：

解析：

54、圖A3.1所示為雙總線結(jié)構(gòu)機(jī)器的數(shù)據(jù)通路，IR為指令寄存器，PC為程序計(jì)數(shù)器（具有自增功

能），M為主存（受R/W信號(hào)控制），AR為主存地址寄存器，DR為數(shù)據(jù)緩沖寄存器。ALU由加減控制信

號(hào)決定完成何種操作?？刂菩盘?hào)G控制的是一個(gè)門電路。另外，線上標(biāo)注有控制信號(hào)，例如Yi表示Y寄

存器的輸入控制信號(hào)，R10表示寄存器R1的輸出控制信號(hào)。未標(biāo)注的線為直通線，不受控制。

現(xiàn)有“ADD R0，(R1)”指令完成 ((R1))+(R0)→(R0)，將R1指向單元中的數(shù)據(jù)和R0的內(nèi)容相加，并將

結(jié)果存入R0寄存器中的功能操作。請(qǐng)畫出該指令的指令周期流程圖，并列出相應(yīng)的微程序控制信號(hào)序

列。假設(shè)該指令的地址已放入PC中。

答案：

解析：

55、如圖所示為單總線結(jié)構(gòu)的CPU結(jié)構(gòu)圖，假設(shè)規(guī)定各部件用大寫字母表示，字母加下標(biāo)in表示該部

件的接收控制信號(hào)，實(shí)際上就是該部件的輸入開門信號(hào)；字母加下標(biāo)out表示該部件的發(fā)送控制信

號(hào)，實(shí)際上就是該部件的輸出開門信號(hào)；所需的控制信號(hào)標(biāo)在圖上?！癆DD R ，R ”指令完成（R ） 1 0 0

+（R ）→R 的功能操作，擬定其指令周期流程，假設(shè)該指令的地址已放入PC中，并列出相應(yīng)的微操1 1

作控制信號(hào)序列。

答案：

67、在CPU中，哪些寄存器屬于控制用的指令部件？它們各起什么作用？

答案：

(1）程序計(jì)數(shù)器PC，提供取指地址，從而控制程序執(zhí)行順序。

(2）指令寄存器IR，存放現(xiàn)行指令，作為產(chǎn)生各種微操作命令的基本邏輯依據(jù)。

(3）程序狀態(tài)寄存器PS，記錄程序運(yùn)行結(jié)果的某些特征標(biāo)志，或用來(lái)設(shè)置程序運(yùn)行方式與優(yōu)先級(jí)，參

與形成某些微操作命令。

(4) 存儲(chǔ)器地址寄存器

(5) 存儲(chǔ)器數(shù)據(jù)寄存器

68、硬連線控制器如何產(chǎn)生微命令？產(chǎn)生微命令的主要條件是哪些？

答案：

硬連線控制器依靠組合邏輯電路產(chǎn)生命令；

組合邏輯電路的輸入是產(chǎn)生微命令的條件，

主要有：① 指令代碼；② 時(shí)序信號(hào)；③ 程序狀態(tài)信息與標(biāo)志位；④ 外部請(qǐng)求信號(hào)。

69、微程序控制器怎么產(chǎn)生操作控制信號(hào)，這種控制器有何優(yōu)缺點(diǎn)？

答案：

操作控制信號(hào)的產(chǎn)生：事先把操作控制信號(hào)以代碼形式構(gòu)成微指令，然后存放到控制存儲(chǔ)器中，取出

微指令時(shí)，其代碼直接或譯碼產(chǎn)生操作控制信號(hào)。

優(yōu)點(diǎn)：規(guī)整、易于修改和擴(kuò)展?！∪秉c(diǎn)：速度較慢。

70、當(dāng)讀取并執(zhí)行一條指令時(shí)，控制器的主要功能是什么？

答案：

① 從主存取指令，并計(jì)算下一條指令在主存中的地址；② 對(duì)指令進(jìn)行譯碼，產(chǎn)生相應(yīng)的操作控制信

號(hào)；③ 控制指令執(zhí)行的步驟和數(shù)據(jù)流動(dòng)的方向。

71、與硬連線控制器相比，微程序控制器有哪些優(yōu)缺點(diǎn)？

答案：

與硬連線控制器相比，微程序控制器的優(yōu)點(diǎn)是設(shè)計(jì)規(guī)整、易于修改和擴(kuò)展。缺點(diǎn)是比硬連線控制器速

度慢。

72、微指令控制字編碼的方式有哪些？

答案：

直接表示法、編碼表示法、混合表示法。

直接表示法是將每個(gè)控制信號(hào)都作為微指令中的一個(gè)位。這種方法的特點(diǎn)是簡(jiǎn)單直觀，其輸出直接用

于控制，但編碼效率低。

編碼表示法是將微指令進(jìn)行分組編碼，將不同時(shí)出現(xiàn)的相斥信號(hào)分在一個(gè)組中，然后將其編碼成較短

的代碼。這種方法減少了控制存儲(chǔ)器所需要的存儲(chǔ)器的代碼的數(shù)量，但是編碼的指令代碼需要譯碼器

譯碼，增加了控制信號(hào)的延遲，影響CPU的工作頻率。

混合表示法是把直接表示法與編碼方法相結(jié)合使用，即采用部分直接表示部分編碼的方法，將一些速

度要求較高，或與其他控制信號(hào)都相容的控制信號(hào)以直接方式表示，而將剩余信號(hào)以編碼方式?；旌?/strong>