目錄

1、供電要求

?2、PCB設(shè)計(jì)的電源和地疊層分布

3、退耦電容

電源供電看似微不足道，但對(duì)于特定的FPGA應(yīng)用來(lái)說(shuō)卻并非如此。如果FPGA周?chē)狈ψ銐蛲笋?，將?huì)顯著降低FPGA設(shè)計(jì)的可靠性。更為糟糕的是，大部分問(wèn)題都不是那種可以容易復(fù)現(xiàn)且在實(shí)驗(yàn)環(huán)境下也很難發(fā)現(xiàn)的(尤其是在沒(méi)有很好理;解故障本質(zhì)時(shí)出現(xiàn)的問(wèn)題)。最可怕的故障就是那種無(wú)法復(fù)現(xiàn)的故障。

1、供電要求

現(xiàn)代FPGA的封裝都非常小，而且通常都需要多種供電電壓和復(fù)雜的供電要求。雖然可以找到很多關(guān)于供電方面的應(yīng)用文檔和白皮書(shū)，但目前還沒(méi)有針對(duì)每一個(gè)FPGA應(yīng)用都非常完美的供電和退耦方案。原因就在于FPGA本身可以被廣泛地配置成各種不同的功能、I/O標(biāo)準(zhǔn)以及系統(tǒng)時(shí)鐘速率，對(duì)應(yīng)這些不同配置的電源要求可能會(huì)不同。處于電磁屏蔽環(huán)境下的小型低速器件將不會(huì)對(duì)供電有顯著影響，而且過(guò)多的退耦將只會(huì)增加不必要的成本。相反，那些有高電磁干擾或由高速信號(hào)產(chǎn)生過(guò)度瞬變的應(yīng)用對(duì)系統(tǒng)供電會(huì)產(chǎn)生重大影響，而且如果對(duì)這些影響考慮不周將會(huì)導(dǎo)致器件出現(xiàn)故障。

不同器件之間，F(xiàn)PGA對(duì)于供電的整體要求會(huì)有差異，但是除了這些不同要求外，還有單調(diào)性、軟啟動(dòng)、電壓爬升控制(最小和最大爬升時(shí)間)、峰峰值紋波、變化波動(dòng)率、用于時(shí)鐘管理的干凈電源以及上電順序和跟蹤等供電要求是值得在此進(jìn)行討論的。

單調(diào)性(或線性)要求，是指在上電過(guò)程中，電源軌是單調(diào)爬升而不會(huì)掉頭往下掉(也稱(chēng)單調(diào)非負(fù)特性)。也就是說(shuō)，電源必須始終具有正斜率(或零斜率)。例如，圖1-8顯示了一個(gè)電源的時(shí)域曲線。從圖中可以看到，該電源就違反了上述原則。作為比較，再看圖1-9中的曲線，該曲線顯示此電源具有個(gè)單調(diào)爬升曲線，曲線斜率總是正的(或者更精確地說(shuō)是非負(fù)斜率，或曲線具有非減特性)。

軟啟動(dòng)要求是指在FPGA上電時(shí)定義了可以提供給FPGA的浪涌電流，或者說(shuō)定義了電源上電時(shí)的輸出浪涌電流。目前市面上很多電源模塊都內(nèi)置了軟啟動(dòng)功能，如果所選擇的電源內(nèi)部并無(wú)此功能，那么可以在PCB.上添加一個(gè)外部電路來(lái)滿(mǎn)足這一要求。

圖1-10所示為一個(gè)典型的軟啟動(dòng)電路，如果電源電壓爬升太快，導(dǎo)通晶體管柵極_上的極性將會(huì)自我調(diào)整以增大供電電源的輸出阻抗，從而可以降低電源電壓的爬升速度。該功能模塊也直接關(guān)系到FPGA對(duì)電源的爬升時(shí)間的要求。

?最大和最小爬升時(shí)間要求定義了FPGA上電過(guò)程中供電電壓的上升速率。電壓爬升太快將會(huì)導(dǎo)致前述的浪涌狀況:而如果爬升太慢，則會(huì)使電壓長(zhǎng)時(shí)間徘徊在閾值電壓附近，從而可能使器件無(wú)法正確復(fù)位，如圖1-11所示。

?對(duì)于一些如時(shí)鐘控制等敏感的模擬元件來(lái)說(shuō)，有時(shí)候?qū)╇婋妷杭y波的變化率有一定的要求，如圖1-12所示。換句話說(shuō)，電源輸出必須足夠干凈，必須濾除某個(gè)閾值范圍以上的所有高頻分量

敏感的模擬電路要求干凈的供電，通常需要使用線性電源，尤其是那些在電源軌上濾除了主要高頻分量的電源器件(?整個(gè)帶寬內(nèi)只剩線性電壓自身)。舉例來(lái)說(shuō)，F(xiàn)PGA的PLL、Transceiver等?模塊中模擬部件都要求單獨(dú)使用線性電源供電。

通常來(lái)說(shuō)，一個(gè)好的設(shè)計(jì)應(yīng)該像圖1-13那樣，給電源供電設(shè)計(jì)加入電壓上電順序和電源跟蹤。這來(lái)源于FPGA的I/O電壓必需要在核心電壓上電以后才能上電的基本規(guī)律。大部分IC包括FPGA都會(huì)有內(nèi)置的電路以防止未知邏輯值被驅(qū)動(dòng)到輸出的災(zāi)難性故障發(fā)生，但是這些問(wèn)題不會(huì)總是能被成功消除(不管器件手冊(cè)怎么說(shuō))，而且作為一個(gè)好的設(shè)計(jì)行為，F(xiàn)PGA核心電壓就應(yīng)該在I/O上電之前上電。

?2、PCB設(shè)計(jì)的電源和地疊層分布

?

?

?

?

3、退耦電容

?退耦電容可以在電源軌波動(dòng)時(shí)為其提供少量的瞬態(tài)能量。大部分PCB設(shè)計(jì)者在培訓(xùn)的時(shí)候都被告知要為電源添加電容，而且要考慮將這些電容放到靠近IC電源引腳位置。問(wèn)題是，很多時(shí)候設(shè)計(jì)者(特別是FPGA設(shè)計(jì)者)并未完全理解如何添加這些電容，所以電源退耦策略并未被正確執(zhí)行，且浪費(fèi)了并未給電路帶來(lái)任何實(shí)際好處的電容。舉例來(lái)說(shuō)，很多設(shè)計(jì)者只是簡(jiǎn)單地給供電電源添加一種類(lèi)型的電容，然后在PCB上所有的電源引腳附近復(fù)制這種動(dòng)作。通常大家會(huì)在PCB周?chē)鷱V布o(jì).1μF的電容，這樣就為電源穩(wěn)壓器輸出放置了大容量電容。還有-些其他PCB設(shè)計(jì)者會(huì)使用各種尺寸的電容，但是卻沒(méi)有理解為什么要添加這些電容，他們只是按照經(jīng)驗(yàn)以一定比例使用這些電容，而不是比較恰當(dāng)?shù)厥褂眠@些電容以獲取最佳的退耦效果。

Xilinx已經(jīng)發(fā)布了一個(gè)關(guān)于電源分配系統(tǒng)(PDS)設(shè)計(jì)的應(yīng)用手冊(cè)，即XAPP623。同樣，Altera也發(fā)布了類(lèi)似的PCB電源分配網(wǎng)絡(luò)(PDN)設(shè)計(jì)應(yīng)用手冊(cè)，即AN574。建議讀者學(xué)習(xí)這些手冊(cè)以深入理解本節(jié)主題。后面將詳細(xì)描述可能會(huì)發(fā)生在FPGA設(shè)計(jì)者身上的這些問(wèn)題。

?

?

?本文來(lái)自《FPGA設(shè)計(jì)實(shí)戰(zhàn)演練》文章來(lái)源地址http://www.zghlxwxcb.cn/news/detail-460533.html

到了這里，關(guān)于FPGA的電源供電的文章就介紹完了。如果您還想了解更多內(nèi)容，請(qǐng)?jiān)谟疑辖撬阉鱐OY模板網(wǎng)以前的文章或繼續(xù)瀏覽下面的相關(guān)文章，希望大家以后多多支持TOY模板網(wǎng)！