備注：本次設(shè)計以XCZU28DR-2FFVG1517E為例，其他系列的電源設(shè)計類似。
1 簡介
賽靈思 Zynq? UltraScale+? RFSoC 支持 -2 和 -1 速度等級，其中 -2E 器件性能最高。-2LE 和 -1LI 器件可以 0.85V 或 0.72V 的 VCCINT 電
壓工作，專為實現(xiàn)更低的最大靜態(tài)功耗而設(shè)計。使用以 VCCINT = 0.85V 工作的 -2LE 和 -1LI 器件時，L 器件的速度規(guī)格與 -2I 或 -1I 速度
等級相同。以 VCCINT = 0.72V 工作時，-2LE 和 -1LI 器件的性能以及靜態(tài)和動態(tài)功耗都將下降。
DC 和 AC 特性按以下溫度范圍來指定：擴(kuò)展級 (E)、工業(yè)級 (I) 和軍工級 (M)。除正常工作的溫度外或者除非另行說明，否則特定速度等級
的所有 DC 和 AC 電氣參數(shù)都相同（即，-1 速度等級的擴(kuò)展級器件的時序特性與 -1 速度等級的工業(yè)級器件相同）。但在每個溫度范圍
內(nèi)，僅限選定的速度等級和/或器件才可用。
本數(shù)據(jù)手冊中的 XQ 參考信息僅適用于 XQ 加固型封裝中可用的器件。請參閱《軍用級 UltraScale 架構(gòu)數(shù)據(jù)手冊：簡介》 (DS895)，以獲
取有關(guān) XQ 軍用級器件編號、封裝和訂購的更多信息。
所有供電電壓和結(jié)溫規(guī)格均代表最差情況下的規(guī)格。所含參數(shù)為常用設(shè)計和典型應(yīng)用的公用參數(shù)。
1 絕對最大額定值
1.1 處理器系統(tǒng) (PS)
| 標(biāo)識 | 描述 | 最小值 | 最大值 | 單位 |
|---|---|---|---|---|
| VCC_PSINTFP | PS 主邏輯全功耗域供電電壓 | -0.500 | 1.000 | V |
| VCC_PSINTLP | PS 主邏輯低功耗域供電電壓 | -0.500 | 1.000 | V |
| VCC_PSAUX | PS 輔助供電電壓 | -0.500 | 2.000 | V |
| VCC_PSINTFP_DDR | PS DDR 控制器和 PHY 供電電壓 | -0.500 | 1.000 | V |
| VCC_PSADC | GND_PSADC 相關(guān)的 PS SYSMON ADC 供電電壓 | -0.500 | 2.000 | V |
| VCC_PSPLL | PS PLL 供電電壓 | -0.500 | 1.320 | V |
| VPS_MGTRAVCC | PS-GTR 供電電壓 | -0.500 | 1.000 | V |
| VPS_MGTRAVTT | PS-GTR 終端電壓 | -0.500 | 2.000 | V |
| VPS_MGTREFCLK | PS-GTR 參考時鐘輸入電壓 | -0.500 | 1.100 | V |
| VPS_MGTRIN | PS-GTR 接收器輸入電壓 | -0.500 | 1.100 | V |
| VCCO_PSDDR | PS DDR I/O 供電電壓 | -0.500 | 1.650 | V |
| VCC_PSDDR_PLL | PS DDR PLL 供電電壓 | -0.500 | 2.000 | V |
| VCCO_PSIO | PS I/O 供電電壓 | -0.500 | 3.630 | V |
| VPSIN | PS I/O 輸入電壓 | -0.500 | VCCO_PSIO + 0.550 | V |
| VPSIN | PS DDR I/O 輸入電壓 | -0.500 | VCCO_PSDDR + 0.550 | V |
| VCC_PSBATT | PS 電池供電式 RAM 和電池供電式實時時鐘 (RTC) 供電電壓 | -0.500 | 2.000 | V |
1.2 可編程邏輯（PL）
| 標(biāo)識 | 描述 | 最小值 | 最大值 | 單位 |
|---|---|---|---|---|
| VCCINT | 內(nèi)部供電電壓 | -0.500 | 1.000 | V |
| VCCINT_IO | I/O bank 的內(nèi)部供電電壓 | -0.500 | 1.000 | V |
| VCCAUX | 輔助供電電壓 | -0.500 | 2.000 | V |
| VCCBRAM | 塊 RAM 存儲器的供電電壓 | -0.500 | 1.000 | V |
| VCCO | HD I/O bank 的輸出驅(qū)動供電電壓 | -0.500 | 3.400 | V |
| VCCO | HP I/O bank 的輸出驅(qū)動供電電壓 | -0.500 | 2.000 | V |
| VCCAUX_IO | I/O bank 的輔助供電電壓 | -0.500 | 2.000 | V |
| VREF | 輸入?yún)⒖茧妷?/td> | -0.500 | 2.000 | V |
| VIN | HD I/O bank 的 I/O 輸入電壓 | -0.550 | VCCO + 0.550 | V |
| VIN | HP I/O bank 的 I/O 輸入電壓 | -0.550 | VCCO + 0.550 | V |
| IDC | 焊盤可用輸出電流 | -20 | 20 | mA |
| IRMS | 焊盤可用 RMS 輸出電流 | -20 | 20 | mA |
1.3 GTY收發(fā)器
| 標(biāo)識 | 描述 | 最小值 | 最大值 | 單位 |
|---|---|---|---|---|
| VMGTAVCC | 收發(fā)器電路的模擬供電電壓 | -0.500 | 1.000 | V |
| VMGTAVTT | 收發(fā)器終端電路的模擬供電電壓 | -0.500 | 1.300 | V |
| VMGTVCCAUX | 收發(fā)器的輔助模擬四通道 PLL (QPLL) 供電電壓 | -0.500 | 1.900 | V |
| VMGTREFCLK | 收發(fā)器參考時鐘絕對輸入電壓 | -0.500 | 1.300 | V |
| VMGTAVTTRCAL | 收發(fā)器列的電阻校準(zhǔn)電路的模擬供電電壓 | -0.500 | 1.300 | V |
| VIN | 接收器 (RXP/RXN) 和發(fā)射器 (TXP/TXN) 絕對輸入電壓 | 0.500 | 1.200 | V |
| IDCIN-FLOAT | 接收器輸入引腳 DC 耦合 RX 終端的 DC 輸入電流 = 浮動 | N.A | 10 | mA |
| IDCIN-MGTAVTT | 接收器輸入引腳 DC 耦合 RX 終端的 DC 輸入電流 = VMGTAVTT | N.A | 10 | mA |
| IDCIN-GND | 接收器輸入引腳 DC 耦合 RX 終端的 DC 輸入電流 = GND | N.A | N.A | mA |
| IDCIN-PROG | 接收器輸入引腳 DC 耦合 RX 終端的 DC 輸入電流 = 可編程 | N.A | N.A | mA |
| IDCOUT-FLOAT | 發(fā)射器引腳 DC 耦合 RX 終端的 DC 輸出電流 = 浮動 | N.A | 6 | mA |
| IDCOUT-MGTAVTT | 發(fā)射器引腳 DC 耦合 RX 終端的 DC 輸出電流 = VMGTAVTT | N.A | 6 | mA |
- VCCINT_IO 必須連接到 VCCBRAM。
- VCCAUX_IO 必須連接到 VCCAUX。
- 針對 RX 終端 = 浮動，不支持 AC 耦合操作。
- 對于 GTY 收發(fā)器，針對 RX 終端 = GND，不支持 DC 耦合操作。
- 針對 RX 終端 = 可編程，不支持 DC 耦合操作。
2 推薦工作電壓
2.1 處理器系統(tǒng)
| 標(biāo)識 | 描述 | 最小值 | 典型值 | 最大值 | 單位 |
|---|---|---|---|---|---|
| VCC_PSINTFP | PS 全功耗域供電電壓 | 0.808 | 0.850 | 0.892 | V |
| VCC_PSINTFP | 對于 -1LI、-2LI 和 -2LE (VCCINT = 0.72V) 器件：PS 全功耗域供電電壓 | 0.808 | 0.850 | 0.892 | V |
| VCC_PSINTLP | PS 低功耗域供電電壓 | 0.808 | 0.850 | 0.892 | V |
| VCC_PSINTLP | 對于 -1LI、-2LI 和 -2LE (VCCINT = 0.72V) 器件：PS 低功耗域供電電壓 | 0.808 | 0.850 | 0.892 | V |
| VCC_PSAUX | PS 輔助供電電壓 | 1.710 | 1.800 | 1.890 | V |
| VCC_PSINTFP_DDR | PS DDR 控制器和 PHY 供電電壓 | -0.500 | 1.000 | V | |
| VCC_PSINTFP_DDR | 對于 -1LI、-2LI 和 -2LE (VCCINT = 0.72V) 器件：PS DDR 控制器和PHY 供電電壓 | -0.500 | 1.000 | V | |
| VCC_PSADC | GND_PSADC 相關(guān)的 PS SYSMON ADC 供電電壓 | 1.710 | 1.800 | 1.890 | V |
| VCC_PSPLL | PS PLL 供電電壓 | 1.164 | 1.200 | 1.236 | V |
| VPS_MGTRAVCC | PS-GTR 供電電壓 | 0.825 | 0.850 | 0.875 | V |
| VPS_MGTRAVTT | PS-GTR 終端電壓 | 1.746 | 1.800 | 1.854 | V |
| VCCO_PSDDR | PS DDR I/O 供電電壓 | 1.06 | N.A | 1.575 | V |
| VCC_PSDDR_PLL | PS DDR PLL 供電電壓 | 1.710 | 1.800 | 1.890 | V |
| VCCO_PSIO | PS I/O 供電電壓 | 1.710 | N.A | 3.465 | V |
| VPSIN | PS I/O 輸入電壓 | -0.200 | N.A | VCCO_PSIO + 0.200 | V |
| VPSIN | PS DDR I/O 輸入電壓 | -0.200 | N.A | VCCO_PSDDR + 0.200 | V |
| VCC_PSBATT | PS 電池供電式 RAM 和電池供電式實時時鐘 (RTC) 供電電壓 | 1.200 | N.A | 1.500 | V |
2.2 可編程邏輯
| 標(biāo)識 | 描述 | 最小值 | 典型值 | 最大值 | 單位 |
|---|---|---|---|---|---|
| VCCINT | PL 內(nèi)部供電電壓 | 0.825 | 0.850 | 0.876 | V |
| VCCINT | 對于 -1LI、-2LI 和 -2LE (VCCINT = 0.72V) 器件：PL 內(nèi)部供電電壓 | 0.698 | 0.720 | 0.742 | V |
| VCCINT_IO | I/O bank 的 PL 內(nèi)部供電電壓 | 0.825 | 0.850 | 0.876 | V |
| VCCINT_IO | 對于 -1LI、-2LI 和 -2LE (VCCINT = 0.72V) 器件：I/O bank 的 PL 內(nèi)部供電電壓 | 0.825 | 0.850 | 0.876 | V |
| VCCBRAM | 塊 RAM 存儲器的供電電壓 | 0.825 | 0.850 | 0.876 | V |
| VCCAUX | 輔助供電電壓 | 0.825 | 0.850 | 0.876 | V |
| VCCO | HD I/O bank 的輸出驅(qū)動供電電壓 | 1.140 | N.A | 3.400 | V |
| VCCO | HP I/O bank 的輸出驅(qū)動供電電壓 | 0.950 | N.A | 1.900 | V |
| VCCAUX_IO | 輔助 I/O 供電電壓 | 1.746 | 1.800 | 1.854 | V |
| VIN | I/O 輸入電壓 | -0.200 | N.A | VCCO + 0.200 | V |
| IIN | 對鉗位二極管進(jìn)行正向偏置時，流經(jīng)已上電 bank 或未上電 bank 中的任意 PL 引腳或 PS 引腳的最大電流 | N.A | N.A | 10 | mA |
2.3 GTY收發(fā)器
| 標(biāo)識 | 描述 | 最小值 | 典型值 | 最大值 | 單位 |
|---|---|---|---|---|---|
| VMGTAVCC | GTY 收發(fā)器的模擬供電電壓 | 0.873 | 0.900 | 0.927 | V |
| VMGTAVTT | GTY 發(fā)射器和接收器終端電路的模擬供電電壓 | 1.164 | 1.200 | 1.236 | V |
| VMGTVCCAUX | 收發(fā)器的輔助模擬 QPLL 供電電壓 | 1.746 | 1.800 | 1.854 | V |
| VMGTAVTTRCAL1 | GTY 收發(fā)器列的電阻校準(zhǔn)電路的模擬供電電壓 | 1.164 | 1.200 | 1.236 | V |
- 所有電壓都與 GND 相關(guān)。
- 如需了解配電系統(tǒng)的設(shè)計，請參閱《UltraScale 架構(gòu) PCB 設(shè)計用戶指南》 (UG583)。
- VCC_PSINTFP_DDR 必須綁定到 VCC_PSINTFP。
- 列出的每項電壓都必須按《UltraScale 架構(gòu) PCB 設(shè)計用戶指南》 (UG583) 中所述進(jìn)行濾波。
- VCCO_PSDDR 值包括 1.2V、1.35V、1.5V (±5%) 和 1.1V +0.07V/-0.04V，取決于特定存儲器標(biāo)準(zhǔn)所需的容限。
- 適用于所有 PS I/O 供電 bank。VCCO_PSIO 值包括 1.8V、2.5V 和 3.3V (±5%)。
- 如果不使用電池供電式 RAM 或 RTC，請將 VCC_PSBATT 連接到 GND 或 VCC_PSAUX。在未使用的 VCC_PSBATT 上可接受 VCC_PSAUX 最大值 1.89V。
- VCCINT_IO 必須連接到 VCCBRAM。
- VCCO 值包括 1.0V（僅限 HP I/O）、1.2V、1.35V、1.5V1.8V、2.5V（僅限 HD I/O）(±5%) 和 3.3V（僅限 HD I/O）(+3/–5%)。
- VCCAUX_IO 必須連接到 VCCAUX。
- 始終適用較低的絕對電壓規(guī)格。
- 每個 bank 不得超過總計 200 mA。
- 列出的每項電壓都必須按《UltraScale 架構(gòu) GTY 收發(fā)器用戶指南》 (UG578) 中所述進(jìn)行濾波。
- 針對 3V 終端，RF-DAC 輸出電流擺幅必須設(shè)置為 32 mA。
- 賽靈思建議將 VCCINT_AMS 連接到 VCCBRAM。
- VCCSDFEC 必須連接到 VCCBRAM。
3 推薦工作溫度
4 可用速度等級與工作電壓
5 電源時序
5.1 PS 上電/斷電電源排序
低功耗域 (LPD) 正常運作后，全功耗域 (FPD) 方可正常運行。低功耗域和全功耗域可同時上電。按上電順序運行期間，PS_POR_B 輸入必須斷言為 GND（請參閱表 37）。使用 FPD 時，它必須先上電，然后才能釋放 PS_POR_B。
1 此處列出的低功耗域 (LPD) 推薦上電順序旨在實現(xiàn)最低電流汲取并確保上電時 I/O 處于三態(tài)狀態(tài)。推薦的斷電順序與上電順序相反。
- VCC_PSINTLP
- VCC_PSAUX、VCC_PSADC 和 VCC_PSPLL，按任意順序或同時執(zhí)行。
- VCCO_PSIO
此處列出的全功耗域 (FPD) 推薦上電順序旨在實現(xiàn)最低電流汲取并確保上電時 I/O 處于三態(tài)狀態(tài)。推薦的斷電順序與上電順序相反。
- VCC_PSINTFP 和 VCC_PSINTFP_DDR 從相同供電電源驅(qū)動。
- VPS_MGTRAVCC 和 VCC_PSDDR_PLL，按任意順序或同時執(zhí)行。
- VPS_MGTRAVTT 和 VCCO_PSDDR，按任意順序或同時執(zhí)行。
5.2 PL 上電/斷電電源排序
推薦上電順序為 VCCINT、VCCINT_IO/VCCBRAM、VCCAUX/VCCAUX_IO 和 VCCO，這樣即可實現(xiàn)最低電流汲取并確保上電時 I/O 處于三態(tài)。推薦的斷電順序與上電順序相反。如果 VCCINT 和 VCCINT_IO/VCCBRAM 的推薦電壓電平相同，那么可使用相同電源為其供電并同步執(zhí)行緩升。VCCINT_IO 必須連接到 VCCBRAM。如果 VCCAUX/VCCAUX_IO 和 VCCO 的推薦電壓電平相同，那么可使用相同電源為其供電并同步執(zhí)行緩升。VCCAUX 和 VCCAUX_IO 必須連接在一起。VCCADC 和 VREF 可隨時上電，無上電順序要求。VADC_AVCC、VADC_AVCCAUX、VDAC_AVCC、VDAC_AVCCAUX 和 VDAC_AVTT 可隨時上電，無上電順序要求。
為 GTY 收發(fā)器實現(xiàn)最小電流汲取的推薦上電順序為 VCCINT、VMGTAVCC、VMGTAVTT 或 VMGTAVCC、VCCINT、VMGTAVTT。針對 VMGTVCCAUX不存在推薦的排序。VMGTAVCC 和 VCCINT 均可同時執(zhí)行電源緩升。推薦的斷電順序與實現(xiàn)最小電源汲取的上電順序相反。如果不滿足這些推薦的順序，那么上電和斷電期間從 VMGTAVTT 汲取的電流可能高于相應(yīng)的規(guī)格。
5.3 PS-PL 電源排序
PS 和 PL 電源為彼此完全獨立的電源。所有 PS 電源均可在任意 PL 電源之前或之后上電。PS 和 PL 電源區(qū)域已隔離以防止損壞。
6 GTY 收發(fā)器
6.1 GTY 收發(fā)器 DC 輸入電平和輸出電平
說明：
## 6.2 GTY 收發(fā)器時鐘輸出電平規(guī)格
文章來源：http://www.zghlxwxcb.cn/news/detail-436292.html
7時序控制方式
1 使用時序芯片
2 利用電源芯片的PG引腳控制上電的時序
歡迎一起討論技術(shù)問題，求關(guān)注！文章來源地址http://www.zghlxwxcb.cn/news/detail-436292.html
到了這里，關(guān)于FPGA選型--電源設(shè)計（詳細(xì)講解了電源設(shè)計過程）的文章就介紹完了。如果您還想了解更多內(nèi)容，請在右上角搜索TOY模板網(wǎng)以前的文章或繼續(xù)瀏覽下面的相關(guān)文章，希望大家以后多多支持TOY模板網(wǎng)！
