一、開發(fā)流程

二、新建文件夾（不許出現(xiàn)中文路徑）

先創(chuàng)建一個(gè)工程文件夾flow_led再創(chuàng)建四個(gè)子文件夾

doc存放工程的設(shè)計(jì)文檔或者其他一些datasheet文檔、數(shù)據(jù)手冊(cè)
par存放工程文件
rtl存放設(shè)計(jì)文件，也就代碼
sim存放工程的仿真文件

第一個(gè)第四個(gè)可以為空，但是做此可以有良好的習(xí)慣

三、新建工程

這是打開一個(gè)工程向?qū)?br>


這是選擇FPGA的芯片型號(hào)的

選擇第三方EDA的工具的


最后的信息確認(rèn)

三、添加設(shè)計(jì)文件

選擇Verilog語言進(jìn)行編寫

四、配置工程

咳咳上面應(yīng)該才是配置工程，三和四寫反了
找一個(gè)流水燈的代碼

module flow_led(
    input               sys_clk  ,  //系統(tǒng)時(shí)鐘
    input               sys_rst_n,  //系統(tǒng)復(fù)位，低電平有效
	 
    output  reg  [3:0]  led         //4個(gè)LED燈
    );

//reg define
reg [23:0] counter;

//*****************************************************
//**                    main code
//***************************************************** 
                                                                                                                                                                                                                         
//計(jì)數(shù)器對(duì)系統(tǒng)時(shí)鐘計(jì)數(shù)，計(jì)時(shí)0.2秒
always @(posedge sys_clk or negedge sys_rst_n) begin
    if (!sys_rst_n)
        counter <= 24'd0;
    else if (counter < 24'd1000_0000)
        counter <= counter + 1'b1;
    else
        counter <= 24'd0;
end

//通過移位寄存器控制IO口的高低電平，從而改變LED的顯示狀態(tài)
always @(posedge sys_clk or negedge sys_rst_n) begin
    if (!sys_rst_n)
        led <= 4'b0001;
    else if(counter == 24'd1000_0000) 
        led[3:0] <= {led[2:0],led[3]};
    else
        led <= led;
end

endmodule 

ctrl+s保存到rtl文件夾下

五、分析與綜合

六、分配引腳

點(diǎn)擊的是…/rtl/flow_led.v這個(gè)代碼頁面


這個(gè)東西只需要設(shè)置一次就夠了

將復(fù)用引腳改成普通的IO

咳咳，接下來才是真正的分配引腳

打開引腳分配表

對(duì)照著填入就行

有點(diǎn)亂，被我弄得，不過將就著看吧，點(diǎn)擊關(guān)閉就行

剛剛設(shè)置的引腳都在qsf這個(gè)文件里面，如果想要更改，可以直接在這個(gè)文件里面更改

七、編譯工程

這里是進(jìn)度：
分析與綜合
布局布線
生成用于加載程序的文件
時(shí)序分析
EDA網(wǎng)標(biāo)

看到警告不要慌（我當(dāng)時(shí)是慌了），其實(shí)好像是時(shí)序沒做仿真沒做的原因

八、下載程序

點(diǎn)擊programmer

添加驅(qū)動(dòng)

添加下載文件

下載程序
嗯，超級(jí)緊張，害怕出現(xiàn)問題

成功了！??！
賊開心啊

注意點(diǎn)：如果關(guān)閉后，再次打開電源，是不會(huì)進(jìn)行流水燈的
因?yàn)槟J(rèn)是保存在片內(nèi)SRAM的，而這個(gè)是掉電不保存的。如果想要掉電保存的話，需要固化到開發(fā)板的Flash中
而固化文件是jic文件，需要手動(dòng)將sof文件變成jic文件

附、修改成jic文件

jic文件比sof文件時(shí)間長(zhǎng)，并且掉電再上電才有結(jié)果

如果想擦除程序

如果想再寫入，在前面打勾就行

點(diǎn)燈小視頻

到了這里，關(guān)于FPGA新起點(diǎn)V1開發(fā)板（三）——Quartus II軟件的使用（流水燈的燒錄以及sof轉(zhuǎn)jic的方法記錄）的文章就介紹完了。如果您還想了解更多內(nèi)容，請(qǐng)?jiān)谟疑辖撬阉鱐OY模板網(wǎng)以前的文章或繼續(xù)瀏覽下面的相關(guān)文章，希望大家以后多多支持TOY模板網(wǎng)！