国产 无码 综合区,色欲AV无码国产永久播放,无码天堂亚洲国产AV,国产日韩欧美女同一区二区

FPGA學(xué)習(xí)任意波函數(shù)信號(hào)發(fā)生器的設(shè)計(jì)(基于quartus II13.0)

這篇具有很好參考價(jià)值的文章主要介紹了FPGA學(xué)習(xí)任意波函數(shù)信號(hào)發(fā)生器的設(shè)計(jì)(基于quartus II13.0)。希望對(duì)大家有所幫助。如果存在錯(cuò)誤或未考慮完全的地方,請(qǐng)大家不吝賜教,您也可以點(diǎn)擊"舉報(bào)違法"按鈕提交疑問。

FPGA任意波形函數(shù)信號(hào)發(fā)生器的設(shè)計(jì)

平臺(tái): quartus II 13.0
仿真:signal tap II
語言:VHDL
方式:原理圖bdf輸入
芯片:Cyclone IV E: EP4CE6E22C8



實(shí)驗(yàn)?zāi)康?/h2>

設(shè)計(jì)一任意波函數(shù)信號(hào)發(fā)生器,具備以下兩功能:
①能輸出標(biāo)準(zhǔn)正弦波波形。
②能輸出任意函數(shù)波形。


一、實(shí)驗(yàn)系統(tǒng)框圖

基于fpga的任意信號(hào)發(fā)生器,fpga開發(fā)

二、頂層設(shè)計(jì)文件

創(chuàng)建工程,新建bdf文件,繪制原理圖

基于fpga的任意信號(hào)發(fā)生器,fpga開發(fā)

三、用到的宏模塊介紹

首先明確實(shí)驗(yàn)用到的宏模塊操作是在tool——MeGaWizard Plug-In Manager中(如下圖)

各種宏模塊的參數(shù)設(shè)置根據(jù)想要的設(shè)置就行,這里就不過多展示
基于fpga的任意信號(hào)發(fā)生器,fpga開發(fā)

該頂層文件大致分為5個(gè)模塊,根據(jù)上面的頂層文件從左到右依次介紹:
sxh——鎖相環(huán),由MeGaWizard Plug-In Manager中的ALTPLL宏模塊構(gòu)成。(如下圖)
將板子上的pin25(我用的板子上pin25引腳是時(shí)鐘信號(hào)clk,晶振20mhz)進(jìn)行分頻,這次仿真里我用的c1是擴(kuò)大了25倍,倍頻后送到adder32模塊中
基于fpga的任意信號(hào)發(fā)生器,fpga開發(fā)

adder32——32位加法器,由LPM_ADD_SUB宏模塊構(gòu)成。設(shè)置了2階流水線結(jié)構(gòu),使其在時(shí)鐘控制下有更高的運(yùn)算速度和輸入數(shù)據(jù)穩(wěn)定性。
基于fpga的任意信號(hào)發(fā)生器,fpga開發(fā)
LPM_DFF——32位寄存器,由LPM_DFF宏模塊構(gòu)成;ADDER32和LPM_DFF一起構(gòu)成一個(gè)32位的相位累加器。其高10位A[31..22]作為波形ROM的地址。注意其中參數(shù)的設(shè)置,因?yàn)閿?shù)據(jù)是32位的LPM_WIDTH參數(shù)就設(shè)為32
基于fpga的任意信號(hào)發(fā)生器,fpga開發(fā)
ROM0、ROM1——波形數(shù)據(jù)存在ROM中,由ROM-PORT1宏模塊構(gòu)成。
ROM0我放入的是鋸齒波,ROM1為正弦波數(shù)據(jù)。
基于fpga的任意信號(hào)發(fā)生器,fpga開發(fā)
由于該數(shù)據(jù)的生成需要靠.mif文件生成一個(gè)周期內(nèi)的波形數(shù)據(jù),在這里我推薦一個(gè)mif文件自動(dòng)生成的工具叫mifmaker,可以自行百度下載,如下圖,可以自己選擇數(shù)據(jù)和波形。
基于fpga的任意信號(hào)發(fā)生器,fpga開發(fā)

m2——多路選擇控制器,由LPM_MUX宏模塊構(gòu)成
由于本次設(shè)計(jì)是按下K1鍵后可以切換波形,需要一個(gè)2選一選擇控制器來控制輸入的數(shù)據(jù)
基于fpga的任意信號(hào)發(fā)生器,fpga開發(fā)

四、本實(shí)驗(yàn)DDS原理

頻率控制字B[31..0]與由DAC[9…0]驅(qū)動(dòng)的DAC正弦信號(hào)的頻率關(guān)系為:
f(out) = { B[31..0]/(2^32) } * f(clk)
其中f(out)為DAC輸出的正弦波信號(hào)頻率, f(clk)為CLK的時(shí)鐘頻率。直接輸入是20MHz,接入鎖相環(huán)可以達(dá)到更高的頻率,且頻率上限要看DAC的速度。且數(shù)據(jù)輸入頻率需要一個(gè)相同的工作時(shí)鐘驅(qū)動(dòng),即為圖中的DAC_CLK,它作用于外部DAC的工作時(shí)鐘

五、Singal tap II仿真

仿真前需要將文件編譯一遍,鎖定好引腳,將仿真文件添加到工程中再編譯一遍,最后下載到板子中進(jìn)行仿真
仿真中需要注意的是setup設(shè)置好采樣深度,盡可能多觀察到一些周期,且需要將數(shù)據(jù)線性模擬,如下設(shè)置:
基于fpga的任意信號(hào)發(fā)生器,fpga開發(fā)
仿真結(jié)果:不按下K1為鋸齒波
基于fpga的任意信號(hào)發(fā)生器,fpga開發(fā)
按下K1為正弦波:
基于fpga的任意信號(hào)發(fā)生器,fpga開發(fā)


總結(jié)

本文是關(guān)于FPGA學(xué)習(xí)實(shí)驗(yàn)中任意波形函數(shù)信號(hào)發(fā)生器的設(shè)計(jì)和仿真,僅供參考,本人新手一枚,如有錯(cuò)誤還望各位在評(píng)論區(qū)指正;有疑問可以評(píng)論區(qū)提,雖然我也不一定知道(^ △ ^)文章來源地址http://www.zghlxwxcb.cn/news/detail-780539.html

到了這里,關(guān)于FPGA學(xué)習(xí)任意波函數(shù)信號(hào)發(fā)生器的設(shè)計(jì)(基于quartus II13.0)的文章就介紹完了。如果您還想了解更多內(nèi)容,請(qǐng)?jiān)谟疑辖撬阉鱐OY模板網(wǎng)以前的文章或繼續(xù)瀏覽下面的相關(guān)文章,希望大家以后多多支持TOY模板網(wǎng)!

本文來自互聯(lián)網(wǎng)用戶投稿,該文觀點(diǎn)僅代表作者本人,不代表本站立場(chǎng)。本站僅提供信息存儲(chǔ)空間服務(wù),不擁有所有權(quán),不承擔(dān)相關(guān)法律責(zé)任。如若轉(zhuǎn)載,請(qǐng)注明出處: 如若內(nèi)容造成侵權(quán)/違法違規(guī)/事實(shí)不符,請(qǐng)點(diǎn)擊違法舉報(bào)進(jìn)行投訴反饋,一經(jīng)查實(shí),立即刪除!

領(lǐng)支付寶紅包贊助服務(wù)器費(fèi)用

相關(guān)文章

  • 基于FPGA的DDS原理信號(hào)發(fā)生器設(shè)計(jì) quartusII 9.1平臺(tái) Verilog HDL語言編程 可產(chǎn)生正弦波

    基于FPGA的DDS原理信號(hào)發(fā)生器設(shè)計(jì) quartusII 9.1平臺(tái) Verilog HDL語言編程 可產(chǎn)生正弦波

    基于FPGA的DDS原理信號(hào)發(fā)生器設(shè)計(jì) quartusII 9.1平臺(tái) Verilog HDL語言編程 ?可產(chǎn)生正弦波、方波、鋸齒波以及三角波 ? 頻率幅度可調(diào)節(jié) ? 代碼+原理圖 在現(xiàn)代電子技術(shù)領(lǐng)域,針對(duì)各種應(yīng)用的信號(hào)發(fā)生器是一種非常核心的設(shè)備,而基于現(xiàn)場(chǎng)可編程邏輯門陣列(FPGA)的直接數(shù)字合成(

    2024年04月27日
    瀏覽(30)
  • 基于FPGA的信號(hào)發(fā)生器(四)

    基于FPGA的信號(hào)發(fā)生器(四)

    ???? 基于FPGA的信號(hào)發(fā)生器的硬件電路通常需要以下組件: FPGA芯片:FPGA芯片是這個(gè)電路的核心部件,用于實(shí)現(xiàn)信號(hào)生成算法和控制邏輯。選擇合適規(guī)模的FPGA芯片以滿足你的信號(hào)發(fā)生器的性能和功能需求。 時(shí)鐘源:信號(hào)發(fā)生器需要一個(gè)穩(wěn)定的時(shí)鐘源,以確定信號(hào)的頻率和采

    2024年04月14日
    瀏覽(20)
  • fpga課設(shè)-多功能信號(hào)發(fā)生器

    1緒論 1.1 背景 信號(hào)發(fā)生器作為一種歷史悠久的測(cè)量?jī)x器,早在20年代電子設(shè)備剛出現(xiàn)時(shí)就產(chǎn)生了。隨著通信和雷達(dá)技術(shù)的發(fā)展,40年代出現(xiàn)了主要用于測(cè)試各種接收機(jī)的標(biāo)準(zhǔn)信號(hào)發(fā)生器,使得信號(hào)發(fā)生器從定性分析的測(cè)試儀器發(fā)展成定量分析的測(cè)量?jī)x器。同時(shí)還出現(xiàn)了可用來

    2024年02月05日
    瀏覽(25)
  • 基于FPGA的DDS信號(hào)發(fā)生器

    基于FPGA的DDS信號(hào)發(fā)生器

    ? ? 兩個(gè)禮拜前就像寫這個(gè)文檔了,但是一直鴿到現(xiàn)在,主要是人擺了。還有個(gè)技術(shù)上的原因是,我想用串口屏顯示波形,在串口調(diào)試助手上返回的數(shù)據(jù)是對(duì)的,但是發(fā)到串口屏上啥反應(yīng)沒有,人就很麻,如果這個(gè)弄不出來,前面 HMI 串口屏的工程、人機(jī)交互界面就白做了。

    2024年02月06日
    瀏覽(20)
  • FPGA實(shí)現(xiàn)10M多功能信號(hào)發(fā)生器

    FPGA實(shí)現(xiàn)10M多功能信號(hào)發(fā)生器

    方案一:采用模擬鎖相環(huán)實(shí)現(xiàn)。模擬鎖相環(huán)技術(shù)是一項(xiàng)比較成熟的技術(shù)。應(yīng)用模擬鎖相環(huán),可將基準(zhǔn)頻率倍頻,或分頻得到所需的頻率,且調(diào)節(jié)精度可以做到相當(dāng)高、穩(wěn)定性也比較好。但模擬鎖相環(huán)模擬電路復(fù)雜,不易調(diào)節(jié),成本較高,并且頻率調(diào)節(jié)不便且調(diào)節(jié)范圍小,輸出

    2023年04月09日
    瀏覽(17)
  • 基于FPGA的信號(hào)發(fā)生器(三角波、方波、正弦波)

    基于FPGA的信號(hào)發(fā)生器(三角波、方波、正弦波)

    目錄 DDS實(shí)現(xiàn)原理 DDS整體設(shè)計(jì)框圖? Quartus II 仿真? modelsim仿真 頂層代碼 DDS(Direct Digital ?Frequency Synthesizer) 直接數(shù)字頻率合成器 ,也可叫DDFS。? DDS是從相位的概念直接合成所需波形的 一種頻率合成技術(shù) 。? 不僅可以產(chǎn)生不同頻率的正弦波,而且可以控制波形的初始相位。? 主

    2024年02月04日
    瀏覽(19)
  • 可變頻率正弦信號(hào)發(fā)生器的FPGA實(shí)現(xiàn)(Quartus)

    可變頻率正弦信號(hào)發(fā)生器的FPGA實(shí)現(xiàn)(Quartus)

    實(shí)現(xiàn)平臺(tái):Quartus17.1、MATLAB2021a和Modelsim SE-64 10.4 1. 產(chǎn)生一個(gè)完整周期的正弦波信號(hào),并保存為*.mif文件; 2. 設(shè)計(jì)一個(gè)ROM,將正弦波信號(hào)文件初始化如該ROM中; 3. 設(shè)計(jì)一正弦波信號(hào)發(fā)生器,按照讀取步長(zhǎng),產(chǎn)生頻率可變的正弦波信號(hào); 4.編寫測(cè)試文件,通過modelsim查看波形。 (

    2024年01月16日
    瀏覽(28)
  • 信號(hào)發(fā)生器:Intel FPGA DDS(NCO)+雙路DAC(AD9767)輸出正余弦信號(hào)

    信號(hào)發(fā)生器:Intel FPGA DDS(NCO)+雙路DAC(AD9767)輸出正余弦信號(hào)

    Quartus18.1 小梅哥AC620開發(fā)板+ACM9767模塊 示波器 ACM9767模塊使用的是ADI公司的AD9767芯片,14位CMOS 雙通道DAC,125Msps轉(zhuǎn)換率。 輸出形式為差分電流輸出,輸出電流滿量程范圍為可設(shè)置為 2~20mA。 AD9767的兩路DA輸出都為補(bǔ)碼形式的電流輸出IoutA和IoutB。當(dāng)AD9767數(shù)字輸入為滿量程時(shí)(DAC的

    2024年03月24日
    瀏覽(19)
  • 正弦信號(hào)發(fā)生器設(shè)計(jì)——VHDL

    正弦信號(hào)發(fā)生器設(shè)計(jì)——VHDL

    (1)學(xué)習(xí)并掌握Quartus II的使用方法 (2)學(xué)習(xí)簡(jiǎn)單時(shí)序電路的設(shè)計(jì)和硬件測(cè)試。 (3)學(xué)習(xí)使用VHDL 語言方法進(jìn)行邏輯設(shè)計(jì)輸入 (4)進(jìn)一步熟悉QuartusⅡ及其 LPM_ROM 與 FPGA硬件資源的使用方法,學(xué)習(xí)較復(fù)雜的數(shù)字系統(tǒng)設(shè)計(jì)方法,并在實(shí)驗(yàn)開發(fā)系統(tǒng)上熟悉運(yùn)行輸入及仿真步驟原理

    2024年02月02日
    瀏覽(18)
  • FPGA實(shí)驗(yàn)報(bào)告 Verilog HDL:7人表決器 巴克碼信號(hào)發(fā)生器 FPGA數(shù)字時(shí)鐘

    寫在前面:本文提供以下三個(gè)任務(wù)的思路講解和代碼實(shí)現(xiàn), 如需參考引腳配置說明,可以點(diǎn)擊下方鏈接跳轉(zhuǎn)查看完整實(shí)驗(yàn)報(bào)告 ;本實(shí)驗(yàn)使用的是Altera公司的cycloneⅢ類型的芯片。 Verilog HDL實(shí)現(xiàn):7人表決器 信號(hào)發(fā)生器 多功能數(shù)字時(shí)鐘 實(shí)驗(yàn)?zāi)繕?biāo):實(shí)現(xiàn)7人投票表決電路,支持人

    2024年02月05日
    瀏覽(26)

覺得文章有用就打賞一下文章作者

支付寶掃一掃打賞

博客贊助

微信掃一掃打賞

請(qǐng)作者喝杯咖啡吧~博客贊助

支付寶掃一掃領(lǐng)取紅包,優(yōu)惠每天領(lǐng)

二維碼1

領(lǐng)取紅包

二維碼2

領(lǐng)紅包