一、目的：

1、掌握Cadence Virtuoso快捷鍵技巧，學(xué)會使用Cadence進(jìn)行原理圖設(shè)計(jì)、版圖設(shè)計(jì)、原理圖仿真。

2、實(shí)驗(yàn)使用AMI 0.6u C5N工藝，了解NCSU Cadence設(shè)計(jì)套件（NCSU_Analog_Parts庫）的使用，學(xué)會使用自行設(shè)計(jì)的反相器設(shè)計(jì)環(huán)形振蕩器。

3、實(shí)現(xiàn)CMOS 環(huán)形振蕩器的設(shè)計(jì)與仿真。

?二、設(shè)計(jì)分析：

1、設(shè)計(jì)原理：環(huán)形振蕩器的結(jié)構(gòu)必須是一串奇數(shù)個串聯(lián)連接的反相器(Invertor)構(gòu)成一個閉環(huán)回路，最后一個輸出恰好接上最初的輸入。

例如：初始觸發(fā)的時候給“1”，最后輸出就是“0”，也就意味著第二個周期輸入自然也就是“0”。在第二個周期里輸出又變成“1”。如此，就實(shí)現(xiàn)了“0”和“1”的固定頻率交替振蕩輸出。

2、頻率計(jì)算：根據(jù)之前對反相器的設(shè)計(jì)，我們先根據(jù)實(shí)驗(yàn)指導(dǎo)書設(shè)計(jì)一個由31個串聯(lián)連接的反相器構(gòu)成的環(huán)形振蕩器，通過總體設(shè)計(jì)后仿真結(jié)果得出，此環(huán)形振蕩器輸出振蕩周期為5.0×10（-9）S，如圖：

即可根據(jù)振蕩器的周期公式T=2×N×tP （N是反相器的個數(shù)，tp是單個反向器的反應(yīng)時間）推出：tP=0.08×10（-9）S=8×10（-11）S，同理可計(jì)算出當(dāng)反相器個數(shù)為31時的環(huán)形振蕩器振蕩頻率為2×108Hz。

3、自主設(shè)計(jì)：為了以后在芯片設(shè)計(jì)時，使芯片片內(nèi)時鐘便于分頻和使用，我將設(shè)計(jì)一個振蕩頻率為1×108Hz，即100MHz的環(huán)形振蕩器，此振蕩器周期T=1×10（-8）S。又已知tP=0.08×10（-9）S=8×10（-11）S，T=2×N×tP ，則可計(jì)算出N=62.5。又因?yàn)榄h(huán)形振蕩器串聯(lián)連接的反相器必須是奇數(shù)，并且通過實(shí)際仿真考慮一定延時后，我最終選擇了N=61來進(jìn)行設(shè)計(jì)。

三、步驟：

首先驗(yàn)證所設(shè)計(jì)的單一反相器的反應(yīng)時間。在庫管理器中添加一個庫，為方便今后辨認(rèn)，我添加的庫名為Aurora-5，如圖：

選擇庫管理器中的Aurora-5庫，新建原理圖，使用NCSU_Analog_Parts庫中源網(wǎng)絡(luò)和之前成功設(shè)計(jì)的反相器繪制如下CMOS 環(huán)形振蕩器原理圖如圖，共31個反相器輸入輸出首尾相接組成：

檢查并保存”以后，對原理圖進(jìn)行ADE仿真，啟動ADE_L，轉(zhuǎn)至選擇菜單Setup - > Model Libraries，選擇地址在/$ HOME=/home/cademce/ncsu-cdk-1.6.0.beta/models/Spectre /standlone的ami06N.m(NMOS模型文件)以及ami06P.m(PMOS模型文件)，并且選擇Setup—>Stimuli設(shè)置好Vdd!參數(shù)為DC 5V并且Enabled，之后Apply，之后再設(shè)置tran參數(shù)，所有參數(shù)設(shè)置完成后，仿真結(jié)果如下圖：

仿真結(jié)果可見環(huán)形振蕩器已經(jīng)可以正常起振。為了使原理圖美觀，便于查看和修改N值，則將其改為如下圖所示原理圖：?

改動完成再次仿真，參數(shù)設(shè)置及仿真模型選擇等步驟同之前一致，選擇右端導(dǎo)線作為輸出信號后，仿真結(jié)果如圖所示：?

仿真結(jié)果與改動原理圖之前一致，之后在原理圖界面選擇Create—Cellview—From Cellview建立CMOS 環(huán)形振蕩器原理圖的Symbol，繪制如下圖：?

“檢查并保存”以后，重新建立一個原理圖對Symbol進(jìn)行ADE仿真。CMOS環(huán)形振蕩器的Symbol仿真參數(shù)設(shè)置如下圖：?

?選擇需要輸出仿真結(jié)果的導(dǎo)線，之后運(yùn)行仿真，CMOS環(huán)形振蕩器Symbol仿真結(jié)果如下圖所示：

仿真結(jié)果符合預(yù)期，保存仿真文件于Cellview中便于下次調(diào)用無需重新設(shè)置參數(shù)，上述無問題后，進(jìn)行版圖繪制，在Aurora-5庫中新建一個Layout版圖文件，繪制CMOS 環(huán)形振蕩器的版圖，繪圖布局時始終使用“drw”圖層，繪制完成如下圖所示：

輸出端引腳繪制如下圖所示：

DRC版圖Layout后，導(dǎo)出CMOS 環(huán)形振蕩器的抽取視圖（Extracted），成功后如下圖所示：?

輸出端局部視圖如下圖所示：

檢查并使CMOS 環(huán)形振蕩器版圖的抽取視圖（Extracted）與CMOS 環(huán)形振蕩器的原理圖相匹配，運(yùn)行LVS，LVS完成后，結(jié)果如下：?

CMOS 環(huán)形振蕩器版圖抽取視圖LVS的Output顯示“The net-lists match.”，Output結(jié)果如下圖：?

之后，對CMOS 環(huán)形振蕩器進(jìn)行后仿真：把CMOS 環(huán)形振蕩器ADE_L設(shè)置環(huán)境Switch View List中仿真對象為“extracted schematic”，運(yùn)行仿真，CMOS 環(huán)形振蕩器仿真結(jié)果如下：

可見對“extracted schematic”的仿真結(jié)果中，由31個反相器構(gòu)成的環(huán)形振蕩器輸出振蕩周期為5.0×10（-9）S，如圖：

根據(jù)振蕩器的周期公式T=2×N×tP （N是反相器的個數(shù)，tp是單個反向器的反應(yīng)時間）推出：tP=0.08×10（-9）S=8×10（-11）S，同理可計(jì)算出當(dāng)反相器個數(shù)為31時的環(huán)形振蕩器振蕩頻率為2×108Hz。

為了以后在芯片設(shè)計(jì)時，使芯片片內(nèi)時鐘便于分頻和使用，我將設(shè)計(jì)一個振蕩頻率為1×108Hz，即100MHz的環(huán)形振蕩器，此振蕩器周期T=1×10（-8）S。又已知tP=0.08×10（-9）S=8×10（-11）S，T=2×N×tP ，則可計(jì)算出N=62.5。又因?yàn)榄h(huán)形振蕩器串聯(lián)連接的反相器必須是奇數(shù)，并且通過實(shí)際仿真考慮一定延時后，我最終選擇了N=61來進(jìn)行設(shè)計(jì)。在庫管理器中復(fù)制粘貼一個庫，為方便今后辨認(rèn)，我添加的庫名為Aurora-5-Freq，如圖：

更改RING-OSC原理圖使N=61，如下圖所示：?

改動完成再次仿真，參數(shù)設(shè)置及仿真模型選擇等步驟同之前一致，選擇相應(yīng)導(dǎo)線作為輸出信號后，仿真結(jié)果如圖所示：

仿真結(jié)果符合預(yù)期，之后更新Symbol并繪制Layout，版圖內(nèi)共61個反相器首尾相連，繪制結(jié)果如下圖所示：

輸出端與首尾相連部分局部視圖分別如下兩圖所示：

DRC版圖Layout后，導(dǎo)出CMOS 環(huán)形振蕩器的抽取視圖（Extracted），成功后如下圖所示：

檢查并使CMOS 環(huán)形振蕩器版圖的抽取視圖（Extracted）與CMOS 環(huán)形振蕩器的原理圖相匹配，運(yùn)行LVS，LVS完成后，CMOS 環(huán)形振蕩器版圖抽取視圖LVS的Output顯示“The net-lists match.”，結(jié)果如下圖：

之后，對N=61的CMOS 環(huán)形振蕩器進(jìn)行后仿真：把CMOS 環(huán)形振蕩器ADE_L設(shè)置環(huán)境Switch View List中仿真對象為“extracted schematic”，運(yùn)行仿真，CMOS 環(huán)形振蕩器仿真結(jié)果如下：

可見仿真結(jié)果顯示振蕩周期T=1×10（-8）S，振蕩頻率為1×108Hz，此振蕩器仿真結(jié)果符合預(yù)期。至此，后仿真結(jié)果與預(yù)想理論情況一致，版圖設(shè)計(jì)無問題，原理圖與版圖及其抽取視圖相匹配，振蕩頻率為100MHz的 CMOS 環(huán)形振蕩器設(shè)計(jì)結(jié)束。

四、設(shè)計(jì)結(jié)果：

原理圖（Schematic）：

上圖為100MHz CMOS 環(huán)形振蕩器原理圖。

上圖為100MHz CMOS 環(huán)形振蕩器的Symbol繪制結(jié)果。

原理圖設(shè)計(jì)仿真（ADE_L）：

上圖為100MHz CMOS 環(huán)形振蕩器 Symbol仿真用原理圖。

上圖為100MHz CMOS 環(huán)形振蕩器 Symbol原理圖仿真結(jié)果。

版圖（Layout）設(shè)計(jì)：

上圖為100MHz CMOS 環(huán)形振蕩器版圖繪制結(jié)果。

抽取視圖（Extracted）：

上圖為100MHz CMOS 環(huán)形振蕩器版圖抽取視圖結(jié)果。

LVS結(jié)果：

上圖為100MHz CMOS 環(huán)形振蕩器版圖及原理圖匹配成功后LVS的Output結(jié)果。（顯示“The net-lists match.”）

后仿真結(jié)果（Sim-Extracted Schematic）：

上圖為實(shí)驗(yàn)最后設(shè)置100MHz CMOS 環(huán)形振蕩器 Symbol原理圖仿真環(huán)境Switch View List中仿真對象為“extracted schematic”后的仿真結(jié)果，顯示振蕩周期T=1×10（-8）S，振蕩頻率為1×108Hz，此環(huán)形振蕩器仿真結(jié)果符合預(yù)期。文章來源地址http://www.zghlxwxcb.cn/news/detail-412884.html

到了這里，關(guān)于集成電路CAD設(shè)計(jì)：CMOS 環(huán)形振蕩器設(shè)計(jì)與仿真的文章就介紹完了。如果您還想了解更多內(nèi)容，請?jiān)谟疑辖撬阉鱐OY模板網(wǎng)以前的文章或繼續(xù)瀏覽下面的相關(guān)文章，希望大家以后多多支持TOY模板網(wǎng)！