国产 无码 综合区,色欲AV无码国产永久播放,无码天堂亚洲国产AV,国产日韩欧美女同一区二区

模擬電路設(shè)計(jì)(17)---典型RC正弦波振蕩器

這篇具有很好參考價(jià)值的文章主要介紹了模擬電路設(shè)計(jì)(17)---典型RC正弦波振蕩器。希望對(duì)大家有所幫助。如果存在錯(cuò)誤或未考慮完全的地方,請(qǐng)大家不吝賜教,您也可以點(diǎn)擊"舉報(bào)違法"按鈕提交疑問。

RC正弦波振蕩器

采用LC器件作為振蕩電路的反饋網(wǎng)絡(luò)可以達(dá)到很高的輸出頻率,器件比較容易實(shí)現(xiàn)小體積。但是要求振蕩器輸出幾十或者幾百Hz信號(hào)時(shí),LC器件的取值會(huì)很大,很難實(shí)現(xiàn)實(shí)用的產(chǎn)品,此時(shí)采用RC選頻網(wǎng)絡(luò)就會(huì)有很大的優(yōu)勢(shì)。

RC、LC反饋振蕩器的最大區(qū)別是振幅的穩(wěn)定機(jī)理,LC振蕩器利用器件的非線性穩(wěn)幅,但RC振蕩器不允許有源器件進(jìn)入非線性區(qū),若器件進(jìn)入非線性區(qū)后RC負(fù)反饋的效果就會(huì)減小,電路振蕩不穩(wěn),輸出波形會(huì)嚴(yán)重失真。因此,實(shí)際應(yīng)用中RC反饋振蕩器常采用可變?cè)鲆婊蛳薹娐愤M(jìn)行穩(wěn)幅。如下圖所示,列出常用RC反饋網(wǎng)絡(luò)的幅頻特性:

模擬電路設(shè)計(jì)(17)---典型RC正弦波振蕩器

RC網(wǎng)絡(luò)特性示意圖

由上圖可見,RC網(wǎng)絡(luò)可以有效控制交流信號(hào)的相移,將之應(yīng)用到振蕩回路中的反饋網(wǎng)絡(luò),可以使環(huán)路滿足振蕩所需的相應(yīng)條件而實(shí)現(xiàn)振蕩,實(shí)際電路中應(yīng)用最廣泛的就是文氏電橋振蕩器,是利用RC串并聯(lián)實(shí)現(xiàn)的振蕩電路,如下圖所示:

模擬電路設(shè)計(jì)(17)---典型RC正弦波振蕩器

文氏電橋振蕩器的基本電路組態(tài)

如上圖所示,該組態(tài)是由運(yùn)算放大器以及正負(fù)兩個(gè)反饋網(wǎng)絡(luò)構(gòu)成。R1、C1、R2、C2組成RC選頻網(wǎng)絡(luò)作為振蕩器的正反饋網(wǎng)絡(luò),使得電路獲得相位條件。RF1、RF2組成負(fù)反饋回路使電路滿足一定的幅度條件,正負(fù)反饋網(wǎng)絡(luò)構(gòu)成了一個(gè)電橋。

文氏電橋振蕩器

文氏電橋振蕩器的原理,說白了就是正反饋網(wǎng)絡(luò)R1、R2、C1、C2是帶通網(wǎng)絡(luò),增益和信號(hào)頻率相關(guān),負(fù)反饋網(wǎng)絡(luò)RF1、RF2是全通網(wǎng)絡(luò),增益為常數(shù)。正反饋具有帶通特性,若將參數(shù)計(jì)算成使得正反饋網(wǎng)絡(luò)在幅頻峰值點(diǎn)的幅度大于負(fù)反饋網(wǎng)絡(luò),那么電路就會(huì)形成振蕩,如下圖所示:

模擬電路設(shè)計(jì)(17)---典型RC正弦波振蕩器

正負(fù)反饋網(wǎng)絡(luò)關(guān)系示意圖

為方便計(jì)算,通常取R1=R2、C1=C2,ω0=1/RC,那么正反饋網(wǎng)絡(luò)傳遞函數(shù):

模擬電路設(shè)計(jì)(17)---典型RC正弦波振蕩器

?當(dāng)ω=ω0時(shí),B+達(dá)到最大值1/3,電路的反饋系數(shù)為:

模擬電路設(shè)計(jì)(17)---典型RC正弦波振蕩器

?因振蕩器的幅度條件是AB≥1,那么要求:

模擬電路設(shè)計(jì)(17)---典型RC正弦波振蕩器

因運(yùn)算放大器的開環(huán)放大倍數(shù)A是一個(gè)很大的數(shù)值,很難通過精確計(jì)算或手動(dòng)調(diào)節(jié)來滿足上述反饋條件,但在負(fù)反饋回路上通過添加非線性器件控制其輸出幅度更容易實(shí)現(xiàn),使得正負(fù)反饋幾乎相等,振蕩器會(huì)輸出失真系數(shù)很小的正弦波。對(duì)于振蕩頻率很低的電路,要求負(fù)反饋網(wǎng)絡(luò)的時(shí)間常數(shù)遠(yuǎn)大于信號(hào)周期,這樣振蕩波形就不會(huì)影響負(fù)反饋網(wǎng)絡(luò)的非線性器件。實(shí)際應(yīng)用原理圖如下圖所示:

模擬電路設(shè)計(jì)(17)---典型RC正弦波振蕩器

?實(shí)際應(yīng)用原理圖

圖中常采用一個(gè)P溝道JFET替代電橋中的RF1,使JFET的漏源電阻受控于振蕩器的輸出幅度就可以實(shí)現(xiàn)輸出的良好振蕩,圖中D1用作輸出信號(hào)的峰值檢波,穩(wěn)壓管D2決定了振蕩器的輸出幅度。為使輸出波形良好,要求負(fù)反饋網(wǎng)絡(luò)的時(shí)間常數(shù)遠(yuǎn)遠(yuǎn)大于振蕩周期。

另外,整理了一些電子工程類的資料,分享給大家,目前有模擬電路、單片機(jī)、C語言、PCB設(shè)計(jì)、電源相關(guān)、FPGA、EMC、物聯(lián)網(wǎng)、Linux相關(guān)學(xué)習(xí)資料,還有針對(duì)大學(xué)生的資料包,后續(xù)還會(huì)有更多資料分享給大家,助力大家學(xué)習(xí),成就夢(mèng)想~

博主福利:免費(fèi)分享電子工程類學(xué)習(xí)資料~https://mp.weixin.qq.com/mp/appmsgalbum?__biz=MzkzOTM5NTE0OQ==&action=getalbum&album_id=2532293941282209792#wechat_redirect文章來源地址http://www.zghlxwxcb.cn/news/detail-405365.html

到了這里,關(guān)于模擬電路設(shè)計(jì)(17)---典型RC正弦波振蕩器的文章就介紹完了。如果您還想了解更多內(nèi)容,請(qǐng)?jiān)谟疑辖撬阉鱐OY模板網(wǎng)以前的文章或繼續(xù)瀏覽下面的相關(guān)文章,希望大家以后多多支持TOY模板網(wǎng)!

本文來自互聯(lián)網(wǎng)用戶投稿,該文觀點(diǎn)僅代表作者本人,不代表本站立場(chǎng)。本站僅提供信息存儲(chǔ)空間服務(wù),不擁有所有權(quán),不承擔(dān)相關(guān)法律責(zé)任。如若轉(zhuǎn)載,請(qǐng)注明出處: 如若內(nèi)容造成侵權(quán)/違法違規(guī)/事實(shí)不符,請(qǐng)點(diǎn)擊違法舉報(bào)進(jìn)行投訴反饋,一經(jīng)查實(shí),立即刪除!

領(lǐng)支付寶紅包贊助服務(wù)器費(fèi)用

相關(guān)文章

  • 【【典型電路設(shè)計(jì)之片內(nèi)存儲(chǔ)器的設(shè)計(jì)之RAM的Verilog HDL描述一】】

    【【典型電路設(shè)計(jì)之片內(nèi)存儲(chǔ)器的設(shè)計(jì)之RAM的Verilog HDL描述一】】

    RAM是隨機(jī)存儲(chǔ)器,存儲(chǔ)單元的內(nèi)容可按需隨意取出或存入。這種存儲(chǔ)器在斷電后將丟失所有數(shù)據(jù),一般用來存儲(chǔ)一些短時(shí)間內(nèi)使用的程序和數(shù)據(jù)。 其內(nèi)部結(jié)構(gòu)如下圖所示: 例:用Verilog HDL 設(shè)計(jì)深度為8,位寬為8的單端口RAM。 單口RAM,只有一套地址總線,讀和寫操作是分開的

    2024年02月12日
    瀏覽(22)
  • 模擬集成電路設(shè)計(jì):Bandgap電路設(shè)計(jì)及版圖實(shí)現(xiàn)

    模擬集成電路設(shè)計(jì):Bandgap電路設(shè)計(jì)及版圖實(shí)現(xiàn)

    一、目的: 1、熟悉模擬集成電路設(shè)計(jì)的基本流程,實(shí)現(xiàn)Bandgap電路設(shè)計(jì); 2、熟悉Linux系統(tǒng)及Cadence Virtuoso icfb設(shè)計(jì)、仿真軟件的使用方法。 二、原理: 1 、設(shè)計(jì)目標(biāo): Bandgap設(shè)計(jì)目標(biāo):提供穩(wěn)定的電壓基準(zhǔn):具有一定的絕對(duì)精度(例如3%,5%)、溫漂系數(shù)小(例如20ppm);盡可能大的電

    2024年02月03日
    瀏覽(231)
  • 模擬電子技術(shù)——振蕩器基本原理、RC橋式振蕩器、矩形波發(fā)生電器

    模擬電子技術(shù)——振蕩器基本原理、RC橋式振蕩器、矩形波發(fā)生電器

    基本微積分運(yùn)算電路、濾波器、一階低通濾波器、一階高通濾波器、電壓比較器、滯回比較器 同相比例運(yùn)算放大電路、反向運(yùn)算比例放大電路、反向加法器電路、差分減法器電路 集成運(yùn)算放大器、理想集成運(yùn)算放大器特征分析、運(yùn)算放大電路的反饋 提示:以下是本篇文章正

    2024年02月19日
    瀏覽(20)
  • 模擬電路數(shù)字電路設(shè)計(jì)、multisum仿真、交流電壓超限報(bào)警系統(tǒng)設(shè)計(jì)、詳細(xì)設(shè)計(jì)說明,電路仿真

    模擬電路數(shù)字電路設(shè)計(jì)、multisum仿真、交流電壓超限報(bào)警系統(tǒng)設(shè)計(jì)、詳細(xì)設(shè)計(jì)說明,電路仿真

    在日常生活中,我們所使用電器都有額定的功率和額定電壓、電流,當(dāng)電壓電流超過額定值時(shí),電路就有可能被燒壞。如果當(dāng)電器的電壓超過額定值時(shí),電路能夠發(fā)出報(bào)警,從而讓我們及時(shí)的處理,那么就可以有效的保護(hù)電器,提高電器的使用壽命。 本設(shè)計(jì)就是要設(shè)計(jì)一個(gè)交

    2024年02月10日
    瀏覽(24)
  • 模擬電路設(shè)計(jì)(9)--- VMOSFET

    模擬電路設(shè)計(jì)(9)--- VMOSFET

    MOS器件雖然漏極電流可以達(dá)到數(shù)安培,漏源電壓可以達(dá)到100V以上,但是由于漏源電阻大、頻率特性差、硅片面積利用率低等缺點(diǎn),使得MOSFET在功率上有很大的限制。隨著VMOS技術(shù)移植到MOS功率器件后,VMOSFET的耐壓可達(dá)到1000V以上,電流處理能力可達(dá)到幾百安培。這得益于VMOS

    2024年02月06日
    瀏覽(24)
  • 模擬電路設(shè)計(jì)(32)---乙類推挽功率放大器

    模擬電路設(shè)計(jì)(32)---乙類推挽功率放大器

    由于甲類功率放大器的靜態(tài)工作電流很大,效率不會(huì)超過50%,而乙類功放靜態(tài)電流為零,這樣效率得以提高。但乙類工作狀態(tài),晶體管只有半個(gè)周期工作,信號(hào)波形被削去一半,將產(chǎn)生嚴(yán)重的失真。 如果使兩只相同的晶體管交替工作,一只工作在信號(hào)正半周期,另一只工作在

    2023年04月10日
    瀏覽(26)
  • 【模擬CMOS集成電路設(shè)計(jì)】學(xué)習(xí)筆記(一)

    ??持續(xù)更新,若有后續(xù)更新,更新鏈接將附于文末,后續(xù)有時(shí)間會(huì)對(duì)內(nèi)容更新。 ??放大器放大的是小信號(hào),只有在特定的靜態(tài)工作點(diǎn)下,小信號(hào)放大才有意義,因此一些小信號(hào)指標(biāo)常與某個(gè)DC點(diǎn)相關(guān)聯(lián),若小信號(hào)幅度超過系統(tǒng)輸入范圍要求,則將會(huì)發(fā)生線性失真,合適的

    2024年02月10日
    瀏覽(100)
  • 模擬CMOS集成電路設(shè)計(jì)入門學(xué)習(xí)(3)

    模擬CMOS集成電路設(shè)計(jì)入門學(xué)習(xí)(3)

    共源極 (1)采用電阻負(fù)載的共源極 電路的大信號(hào)和小信號(hào)的特性我們都需要研究。{電路的 輸入阻抗 在 低頻 時(shí)非常高} ①從0開始增大, 截止 ,; ②接近時(shí),開始 導(dǎo)通 ,電流流經(jīng)使減??; ③進(jìn)一步增大,也變大但還小于時(shí),NMOS管仍處于 飽和區(qū) ,直到 即=時(shí)( 預(yù)夾斷 )

    2024年02月07日
    瀏覽(94)
  • 模擬CMOS集成電路設(shè)計(jì)入門學(xué)習(xí)(6)

    模擬CMOS集成電路設(shè)計(jì)入門學(xué)習(xí)(6)

    共源共柵結(jié)構(gòu)(Cascode) 回顧: 共源級(jí) 中晶體管可以將電壓信號(hào)轉(zhuǎn)換為電流信號(hào); 共柵級(jí) 的輸入信號(hào)可以是電流。 將共源級(jí)和共柵級(jí)進(jìn)行級(jí)聯(lián): ?:輸入器件;:共源共柵器件; {流經(jīng)和的電流相等} (1)分析共源共柵結(jié)構(gòu)的偏置條件 ? ① 為了保證工作在飽和區(qū) ,必須滿

    2024年02月09日
    瀏覽(97)
  • 【模擬CMOS集成電路設(shè)計(jì)】帶隙基準(zhǔn)(Bandgap)設(shè)計(jì)與仿真

    【模擬CMOS集成電路設(shè)計(jì)】帶隙基準(zhǔn)(Bandgap)設(shè)計(jì)與仿真

    ??此次設(shè)計(jì),未使用運(yùn)放,使用電流鏡結(jié)構(gòu)為基礎(chǔ)的Bandgap來滿足設(shè)計(jì)指標(biāo),主要目標(biāo)是在結(jié)構(gòu)簡單的前提下滿足設(shè)計(jì)指標(biāo)要求。 ??本次設(shè)計(jì)指標(biāo),如表1所示 ??( 線性調(diào)節(jié)率 指輸出基準(zhǔn)電壓隨直流VDD的變化率,電源電壓從電路正常工作的最小電壓起到額定電源電壓為止

    2024年02月13日
    瀏覽(105)

覺得文章有用就打賞一下文章作者

支付寶掃一掃打賞

博客贊助

微信掃一掃打賞

請(qǐng)作者喝杯咖啡吧~博客贊助

支付寶掃一掃領(lǐng)取紅包,優(yōu)惠每天領(lǐng)

二維碼1

領(lǐng)取紅包

二維碼2

領(lǐng)紅包