視頻鏈接
FPGA-K7板級系統(tǒng)硬件實(shí)戰(zhàn)01_嗶哩嗶哩_bilibili
FPGA-K7板級原理圖硬件實(shí)戰(zhàn)
- 基于XC7K325TFFG900的FPGA硬件實(shí)戰(zhàn)框圖
基于XILINX 的KINTEX-7 芯片XC7K325FPGA的硬件平臺，F(xiàn)PGA 開發(fā)板掛載了4 片512MB 的高速DDR3 SDRAM 芯片，另外板上帶有一個SODIMM接口用于擴(kuò)展DDR3 的內(nèi)存條。FPGA 芯片配置使用1 片128Mb 的QSPI FLASH 芯片。外圍電路方面為用戶擴(kuò)展了豐富的接口，比如1 個PCIex8 接口、4 路10G SFP 光纖接口、1 路40G 的QSPF+光纖接口、1 路UART 串口接口、1 路SD 卡接口、1 個FMC 擴(kuò)展接口、一個40 針的擴(kuò)展口等等。
滿足用戶各種高速數(shù)據(jù)交換，數(shù)據(jù)存儲，視頻傳輸處理以及工業(yè)控制的要求，是一款"專業(yè)級“的FPGA 開發(fā)平臺。為高速數(shù)據(jù)傳輸和交換，數(shù)據(jù)處理的前期驗(yàn)證和后期應(yīng)用提供了方案。
1、系統(tǒng)框圖（★）
1.1、時鐘框圖
1.2、復(fù)位框圖
1.3、電源框圖（S5課詳解）
2、基于XC7K325T-2FFG900的FPGA硬件實(shí)戰(zhàn)
2.1、XC7K325T-2FFG900 ?FPGA 簡介
Kintex 7 FPGA Package Device Pinout Files ?（K7）
《 ?ug475_7Series_Pkg_Pinout 》
主芯片使用的是Xilinx公司的KINTEX-7 FPGA芯片，型號為XC7K325T-2FFG900I。
屬于Xilinx公司Kintex-7系列的產(chǎn)品。
速度等級為-2，溫度等級為工業(yè)級。此型號為FGG900 封裝，900 個引腳，引腳間距為1.0mm。
Xilinx ARTIX-7 FPGA的芯片命名規(guī)則如下：
芯片XC7K325T-2FFG900I為例進(jìn)行簡單介紹：
·XC7K：Xilinx公司KINTEX-7系列；
·325T：LE邏輯單元的數(shù)量，并帶有高速串行收發(fā)器，各型號的邏輯資源量詳見圖下圖
·-2：器件的速度等級，數(shù)字越大表示速度等級越高；
·FFG：封裝方式；
·900：表示封裝引腳數(shù)量；
·I：工作溫度，商業(yè)級C：0℃～70℃，工業(yè)級I:-40℃～85℃、軍工級: -55℃～125℃
k系列資源庫
其中FPGA芯片XC7K325T的主要參數(shù)如下所示：(★)
| 名稱 |
具體參數(shù) |
| 邏輯單元Logic Cells |
326,080 |
| 查找表(Slices) |
50,950 |
| 觸發(fā)器(CLB flip-flops) |
407,600 |
| Block RAM（36kb each）大小 |
445 |
| DSP處理單元（DSP Slices） |
840 |
| PCIe Gen2 |
1 |
| 模數(shù)轉(zhuǎn)換/XADC |
1個12bit, 1Mbps AD |
| GTP Transceiver |
16 個，12.5Gb/s max |
| 速度等級 |
-2 |
| 溫度等級 |
工業(yè)級 |
2.1.1、XC7K325T-2FFG900的管腳分類
2.1.2、XC7K325T-2FFG900電源管腳分類
2.2、時鐘電路 （參考19課）
2.3、復(fù)位按鍵 （參考20課）
2.4、JTAG接口 （參考31課）
2.5、QSPI Flash （參考22課）
2.6、DDR3 （參考23課）
2.7、SODIMM內(nèi)存條接口 （參考25課）
2.8、USB轉(zhuǎn)串口 （參考7課）
2.9、SFP光纖接口 （參考3課）
2.10、QSFP+光纖接口 （參考3課）
2.11、pcie插槽 （參考47課）
2.12、溫度傳感器 （參考11課）
2.13、SD卡槽 （參考8課）
2.14、FMC連接器 （參考56課）
2.15、風(fēng)扇 （參考12課）
2.16、LED燈 （參考42課）
2.17、40針擴(kuò)展接口（注意電平匹配）
2.18、電源接口 (參考實(shí)戰(zhàn)Power2-電源入口)
3、基于K7的FPGA硬件設(shè)計(jì)注意事項(xiàng)(★)
3.1、FPGA中Config0的相關(guān)管腳設(shè)置
| CFGBVS_0 |
VCCO_0電壓為3.3V/2.5V時，CFGBVS為高電平，即接到VCCO_0； VCCO_0電壓為1.8V/1.5V時，CFGBVS為低電平，即接到GND。 |
| PROGRAM_B_0 |
低電平有效復(fù)位配置邏輯。當(dāng)PROGRAM_B脈沖為低電平時，F(xiàn)PGA配置被清零并啟動新的配置序列。 在下降沿啟動配置復(fù)位，并且配置（即編程）序列在隨后的上升沿開始。為了確保輸入穩(wěn)定的高電平，需要外部連接一個≤4.7kΩ的電阻到VCCO_0。 |
| INIT_B_0 |
配置存儲器的初始化（低電平有效）； 當(dāng)FPGA處于配置復(fù)位狀態(tài)，F(xiàn)PGA正在初始化（清除）其配置存儲器時，或者當(dāng)FPGA檢測到配置錯誤時，F(xiàn)PGA將此引腳驅(qū)動為低電平。完成FPGA初始化過程后，INIT_B釋放到高阻態(tài)，此時外部電阻預(yù)計(jì)將INIT_B拉高。 在上電期間，INIT_B可以在外部保持低電平，以在初始化過程結(jié)束時停止上電配置序列。 當(dāng)初始化過程后在INIT_B輸入檢測到高電平時，F(xiàn)PGA繼續(xù)執(zhí)行M [2：0]引腳設(shè)置所指示的配置序列的其余部分。 將INIT_B連接至一個≤4.7kΩ的上拉電阻至VCCO_0，以確保從低到高的轉(zhuǎn)換。 |
| DONE_0 |
DONE表示配置成功完成（高電平有效）作為輸出，這個引腳說明配置過程已經(jīng)完成；作為輸入，配置為低電平可以延遲啟動。 |
| DXP_0,DXN_0 |
溫度檢測二極管引腳（陽極：DXP;陰極：DXN）。使用bank0中的DXP和DXN引腳訪問熱敏二極管。不使用時，連接到GND。 要使用熱敏二極管，必須添加適當(dāng)?shù)耐獠繜岜O(jiān)控IC。 |
| VP_0, VN_0 |
XADC專用差分模擬輸入 如果不使用，這個引腳應(yīng)該連接到GND。 |
| VREFP_0 |
如果沒有提供外部參考，則該引腳應(yīng)該始終連接到GNDADC。 |
| VREFN_0 |
即使沒有提供外部引用，該引腳也應(yīng)該始終連接到GND。 |
| VCCBATT |
VCCBATT是FPGA內(nèi)部易失性存儲器的電池備份電源，用于存儲AES解密器的密鑰。1.8V電平 |
3.1.2、M2_0、M1_0、M0_0、CCLK_0（FPGA采用Master SPI配置模式001）
3.1.3、VCCADC_0、GNDADC_0? (XADC模塊)
3.1.4、TCK_0、TDI_0、TDO_0、TMS_0? (JTAG)
3.2、FPGA中bank 14 & 15的相關(guān)管腳設(shè)置（Master SPI）
3.3、FPGA與外設(shè)電平匹配（★）
3.4、FPGA中HP的DCI功能（★）
對于7系列FPGA，DCI技術(shù)只用在HP I/O bank,對HR I/O bank并不適用。
Xilinx DCI使用兩個復(fù)用管腳來調(diào)整驅(qū)動器的阻抗或者并聯(lián)終端電阻。這兩個管腳分別是VRN和VRP。文章來源：http://www.zghlxwxcb.cn/news/detail-840507.html
VRN必須通過一個參考電阻Rref上拉到VCCO，而VRP則必須通過一個參考電阻Rref下拉到地。這個Rref的阻值一般等于PCB走線的特征阻抗或者是這個阻抗的2倍。文章來源地址http://www.zghlxwxcb.cn/news/detail-840507.html
3.5、FPGA 的高速M(fèi)GTx電路設(shè)計(jì)注意點(diǎn)
3.5.1、MGTAVCC的電平
3.5.2、端接校準(zhǔn)電阻
3.5.3、AC耦合電容
詳細(xì)內(nèi)容參考視頻講解
到了這里，關(guān)于S4---FPGA-K7板級原理圖硬件實(shí)戰(zhàn)的文章就介紹完了。如果您還想了解更多內(nèi)容，請?jiān)谟疑辖撬阉鱐OY模板網(wǎng)以前的文章或繼續(xù)瀏覽下面的相關(guān)文章，希望大家以后多多支持TOY模板網(wǎng)！
