1.物料分類——標(biāo)準(zhǔn)邏輯器件

標(biāo)準(zhǔn)數(shù)字邏輯IC集成電路可以從工藝、功能和電平三個(gè)方面劃分，列表所示。

注：常見(jiàn)的邏輯電路有54軍用系列和74商用系列，兩者電路功能一致，本文僅討論74系列。

按照制造工藝特點(diǎn)分類：

表 1 通用邏輯器件工藝特點(diǎn)

Bipolar：

全用三極管實(shí)現(xiàn)電路。是純種雙極工藝，雙極工藝的主要特點(diǎn)是速度快，電流驅(qū)動(dòng)能力強(qiáng)。

CMOS：

全用MOS管實(shí)現(xiàn)電路。指互補(bǔ)金屬氧化物(PMOS管和NMOS管)共同構(gòu)成的互補(bǔ)型MOS集成電路制造工藝，由于CMOS中一對(duì)MOS組成的門電路在瞬間看，要么PMOS導(dǎo)通，要么NMOS導(dǎo)通，要么都截至，比線性的三極管效率要高得多，因此功耗很低，集成度高。???????????????????????????????????
BiCMOS：

既有MOS管，也有三極管。是CMOS和雙極器件同時(shí)集成在同一塊芯片上的技術(shù)，其基本思想是以CMOS器件為主要單元電路，而在要求驅(qū)動(dòng)大電容負(fù)載之處加入雙極器件或電路，可以使電路達(dá)到高速度、低功耗。

工藝復(fù)雜程度：BiCMOS ＞ Bipolar ＞ CMOS

? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ?圖1　標(biāo)準(zhǔn)邏輯產(chǎn)品應(yīng)用示意圖?

從邏輯產(chǎn)品族角度分析，TTL產(chǎn)品功耗比較大，會(huì)慢慢淡出市場(chǎng)。AUP產(chǎn)品功耗最低，AUC產(chǎn)品速度最快。如圖1所示，LVC和LV產(chǎn)品應(yīng)用范圍最廣，是目前市場(chǎng)上的主流產(chǎn)品。CD4000產(chǎn)品電壓范圍最大，最高可達(dá)15V。

1）按照功能分類：

表 2? 通用邏輯器件按照使用功能分類

注：74X164中的X代表邏輯產(chǎn)品族。

2）按照電平種類分類

表3 邏輯器件產(chǎn)品按電平分類

注：邏輯器件產(chǎn)品族名詞解釋見(jiàn)3.1.5

3）開(kāi)關(guān)標(biāo)準(zhǔn)的比較

邏輯器件開(kāi)關(guān)標(biāo)準(zhǔn)比較：

圖2 開(kāi)關(guān)標(biāo)準(zhǔn)比較

4）邏輯器件性能比較

在對(duì)驅(qū)動(dòng)能力和速度要求較高的場(chǎng)合，如高速總線型信號(hào)線，可使用ABT、LVT系列。在選擇驅(qū)動(dòng)器件的驅(qū)動(dòng)能力和速度時(shí)，不能盲目追求大驅(qū)動(dòng)能力和高速的器件，應(yīng)該選擇能夠滿足設(shè)計(jì)要求，同時(shí)有一定的余量的器件，這樣可以減少信號(hào)過(guò)沖，改善信號(hào)質(zhì)量。并且在設(shè)計(jì)時(shí)必須考慮信號(hào)匹配，故選型時(shí)應(yīng)根據(jù)產(chǎn)品需求考慮選取最合適的邏輯產(chǎn)品族。

表4 邏輯產(chǎn)品族工作性能對(duì)比

5）邏輯器件技術(shù)的介紹

標(biāo)準(zhǔn)邏輯門器件的優(yōu)勢(shì)有很多：如帶有施密特觸發(fā)器邏輯門輸入允許任意的上升及下降時(shí)間斜率；斜漏極開(kāi)路輸出可以實(shí)現(xiàn)升壓或者降壓轉(zhuǎn)換；Ioff能支持熱插拔，當(dāng)VCC處于0V時(shí)，Ioff可在輸入或者輸出端上提供電壓。下面主要介紹總線保持輸入功能和施密特觸發(fā)器。

總線保持輸入

主要特點(diǎn)：

• 保持輸入的最后已知狀態(tài)——避免使輸入懸空；
• I(HOLD)或IBHL和IBHH確定了最小保持電流；
• 在有效邏輯電平條件下，保持電流并未給驅(qū)動(dòng)輸出施加很重的負(fù)載；
• 在未用或懸空輸入/輸出引腳上，不需要增設(shè)外部電阻；
• 器件名稱中的“H”表示總線保持；
• 系統(tǒng)功耗的增加微乎其微；
• 總線保持輸入單元取代了上拉電阻。

具有總線保持選項(xiàng)的器件系列：

ABT、ALVC、ALVT、AVC、AUC、FCT、GTL、GTLP、LVC、LVT、VME

? ? ??

圖3 總線保持示意圖

施密特觸發(fā)器

大多數(shù)CMOS、BICMOS和TTL邏輯器件都要求快速的輸入邊沿，邏輯器件上電或使用按鍵開(kāi)關(guān)的時(shí)候，慢邊沿是不可避免的，當(dāng)輸入緩慢變化的信號(hào)，邏輯器件會(huì)出現(xiàn)誤判動(dòng)作，這是可以通過(guò)施密特觸發(fā)器來(lái)防止此現(xiàn)象。

主要特點(diǎn)：

• 可以減低噪聲的干擾
• 將緩慢的信號(hào)變成陡峭的矩形信號(hào)

現(xiàn)有的比較器以一個(gè)基準(zhǔn)點(diǎn)為基礎(chǔ)區(qū)分高電平/低電平狀態(tài)。如果電壓在基準(zhǔn)點(diǎn)附近晃動(dòng)，則顯示不穩(wěn)定，輸入端有噪聲來(lái)回多次穿越臨界電壓時(shí)，輸出端即受到干擾，其正負(fù)狀態(tài)產(chǎn)生不正常轉(zhuǎn)換。如圖4所示，在比較器上加入Feedback電阻，輸出電壓(Vout)改變了基準(zhǔn)電壓(Vth)。所謂施密特觸發(fā)器，就是包含正反饋的比較器電路。

?

? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? 圖4 施密特觸發(fā)器簡(jiǎn)化模型和闊值電壓的設(shè)定? ? ? ? ? ?

施密特觸發(fā)器采用電位觸發(fā)方式，其狀態(tài)由輸入信號(hào)電位維持；對(duì)于負(fù)向遞減和正向遞增兩種不同變化方向的輸入信號(hào)，施密特觸發(fā)器有不同的閥值電壓。如圖5所示比較器只有一個(gè)臨界電壓，藍(lán)色圈的雜波噪聲穿越了臨界電壓，當(dāng)輸入電壓從低電平上升到閾值電壓或從高電平下降到閾值電壓時(shí)，電路的狀態(tài)將發(fā)生變化。

? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ?? ? ? ?

? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ?圖5 施密特觸發(fā)器的使用場(chǎng)景?

2.標(biāo)準(zhǔn)邏輯門器件

邏輯門電路相關(guān)器件由與門、或門和非門（反相器）以及其組合形態(tài)組成，一般用于控制各種模塊及系統(tǒng)是網(wǎng)通/數(shù)通產(chǎn)品最基礎(chǔ)的功能之一，其品質(zhì)、性能往往與系統(tǒng)的穩(wěn)定性關(guān)聯(lián)，直接影響產(chǎn)品的品質(zhì)和性能。針對(duì)通用邏輯類器件品類多樣、應(yīng)用各異、品質(zhì)不一、性能及成本也不盡相同等常見(jiàn)選型困惑及相關(guān)疑問(wèn)，本選型指導(dǎo)旨在為交換機(jī)硬件設(shè)計(jì)在通用邏輯類器件選型評(píng)估、測(cè)試驗(yàn)收、性能提升、品質(zhì)加固及成本控制提供全面指導(dǎo)，以實(shí)現(xiàn)在最優(yōu)成本條件下，產(chǎn)品硬件設(shè)計(jì)選型滿足各種復(fù)雜的環(huán)境考驗(yàn)，提高產(chǎn)品的穩(wěn)定性、可靠性等綜合競(jìng)爭(zhēng)力。

2.1?器件原理介紹

門電路是用于實(shí)現(xiàn)基本邏輯運(yùn)算和復(fù)合邏輯運(yùn)算的單元電路。早期用二極管和三極管搭建的分立門電路，目前應(yīng)用比較多的是集成門電路。晶體管是構(gòu)成現(xiàn)代集成電路的基本元件，分為雙極晶體管和單極晶體管。

?2.1.1?TTL門電路

TTL電路，指輸入輸出級(jí)都使用晶體管，由兩個(gè)PN結(jié)組成，雙極結(jié)型晶體管有兩種基本結(jié)構(gòu)：PNP型和NPN型。圖6所示，中間一層稱為b基極，e發(fā)射集，c集電極。三極管有很多特性，本文只關(guān)注開(kāi)關(guān)特性，使其工作在飽和區(qū)和截止區(qū)就可以滿足我們的需求。

? ? ? ? ? ? ? ? ? ? ? ?

圖6 PNP型和NPN型三極管

從圖7可以看出，TTL與非門電路基本結(jié)構(gòu)由三部分構(gòu)成：輸入級(jí)、中間級(jí)和輸出級(jí)。因?yàn)殡娐返妮斎攵撕洼敵龆硕际侨龢O管結(jié)構(gòu)，所以稱這種結(jié)構(gòu)的電路為三極管---三極管邏輯電路。

? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ?

圖7 雙極晶體管組成的反相器典型電路

?2.1.2??CMOS門電路

?場(chǎng)效應(yīng)管是單極晶體管，通常用金屬氧化物半導(dǎo)體場(chǎng)效應(yīng)晶體管（MOSFET），也就是我們常說(shuō)的MOS管作為開(kāi)關(guān)器件。MOS管為壓控型有三個(gè)極性，源極S（Source）和漏極D（Drain），另外一個(gè)電極柵極G（Gain）。MOS管的導(dǎo)通則由G和S極之間的壓差決定。MOS管分為NMOS和PMOS兩種類型。

? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ??

圖8 MOS晶體管的類型

用這兩種功能相對(duì)應(yīng)的晶體管就構(gòu)成了互補(bǔ)型的MOS集成電路，也簡(jiǎn)稱為CMOS集成電路（Complementary MOS）。圖9所示，A端為高電平時(shí)，P型管截止，N型管導(dǎo)通，輸出端Y的電平與GND保持一致，Y端輸出低電平; A端為低電平時(shí)，P型管導(dǎo)通，N型管截止，輸出端Y的電平與VDD保持一致，Y端輸出高電平。由NMOS管和PMOS管組成的非門，也叫反相器。反相器的柵端（G）相連作為輸入端，漏斷相連作為輸出端，NMOS的源端接地，PMOS的源端接電源VDD。

? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ?

圖9 非門原理圖與真值表

??

圖10 反相器的電壓、電流傳輸特性

3.選型及關(guān)鍵參數(shù)

3.1?典型通用邏輯器件電氣特性介紹

表 5? 典型邏輯器件電氣特性

注：以實(shí)際的器件手冊(cè)中的參數(shù)為準(zhǔn)

3.2? 關(guān)鍵參數(shù)

電壓傳輸特性：

VCC, Operating Voltage（工作電壓）：確保邏輯器件可以正常工作的供電電壓范圍。

輸入和輸出特性：

IOH, Output High Drive Current（高電平輸出電流）：輸出為高電平時(shí)，提供給外接負(fù)載的輸出電流

IOL, Output Low Drive Current （低電平輸出電流）：輸出為低電平時(shí)候，外接負(fù)載提供的電流（電流方向從負(fù)載流向IC）

輸入和輸出的高/低電平：

Input Voltages（輸入電壓）

VIH, Minimum Input High Level（輸入高電平）：能被邏輯器件判斷為邏輯“高”的最小的輸入電壓

VIL, Maximum Input Low Level（輸入低電平）：能被邏輯器件判斷為邏輯“低”的最大的輸入電壓

Output Voltage（輸出電壓）

VOH, Output High Voltage Level（輸出高電平）：能被邏輯器件判斷為邏輯“高”的最小的輸出電壓

VOL, Output Low Voltage Level（輸出低電平）：能被邏輯器件判斷為邏輯“低”的最大的輸出電壓

? ? ??

圖11 CMOS邏輯電平（左）/TTL邏輯電平（右）

噪聲容限：

高電平噪聲容限VNH：

低電平噪聲容限VNL：

圖12 噪聲容限示意圖

帶負(fù)載能力：

門電路的扇入數(shù)取決于它的輸入端的個(gè)數(shù)，例如一個(gè)3輸入端的與非門，其扇入數(shù)NI=3。門電路的扇出數(shù)是指其在正常工作情況下，所能驅(qū)動(dòng)同類門電路的最大數(shù)目(反映了門電路的帶負(fù)載能力)。

帶拉電流負(fù)載：

帶灌電流負(fù)載：

圖13 驅(qū)動(dòng)與負(fù)載之間的關(guān)系

驅(qū)動(dòng)和負(fù)載之間應(yīng)該滿足的關(guān)系：

VOH ≥ VIH, VOL ≤ VIL

IOH or IOL ≥ I1 + I2 + …… + In

輸出延遲時(shí)間:

傳輸延遲時(shí)間是表征門電路開(kāi)關(guān)速度的參數(shù)，它說(shuō)明門電路在輸入脈沖（波形）的作用下，其輸出波形相對(duì)于輸入波形延遲了多長(zhǎng)時(shí)間。

導(dǎo)通延遲時(shí)間tPHL: 從輸入波形上升沿的中點(diǎn)到輸出波形下降沿的中點(diǎn)所經(jīng)歷的時(shí)間。

截止延遲時(shí)間tPLH: 從輸入波形下降沿的中點(diǎn)到輸出波形上升沿的中點(diǎn)所經(jīng)歷的時(shí)間。

圖14 CMOS電路傳輸延時(shí)時(shí)間

邏輯門的平均傳輸延遲時(shí)間tpd：

數(shù)字電路中時(shí)延的主要表現(xiàn)為競(jìng)爭(zhēng)冒險(xiǎn)現(xiàn)象，現(xiàn)代邏輯電路設(shè)計(jì)需要考慮邏輯器件時(shí)延的影響，就應(yīng)該對(duì)其及產(chǎn)生的時(shí)序問(wèn)題進(jìn)行分析。邏輯電路的延遲本質(zhì)上是一系列邏輯門電路延遲的疊加。

在交換機(jī)選型設(shè)計(jì)中應(yīng)考慮邏輯門的輸入輸出時(shí)延的問(wèn)題時(shí)，結(jié)合信號(hào)速率和應(yīng)用場(chǎng)景分析，如5MHZ的LED點(diǎn)燈信號(hào)，周期為200ns，74LV164（NXP）在3.3V工作狀態(tài)下tPD為29ns，需要結(jié)合CP與Qn，和MR與Qn的建立時(shí)間和保持時(shí)間去考慮，實(shí)測(cè)時(shí)延。

對(duì)于工作在標(biāo)準(zhǔn)模式下的IIC，100KHz的周期為1us，邏輯門電路或者緩沖器的延時(shí)一般為2~23ns，則不需要考慮時(shí)延的問(wèn)題。

注：當(dāng)邏輯器件疊加使用，時(shí)延去到同個(gè)數(shù)量級(jí)時(shí)，也需要去考慮測(cè)試時(shí)延。

功耗：

功耗是門電路的重要參數(shù)之一。功耗有靜態(tài)功耗和動(dòng)態(tài)功耗之分。所謂靜態(tài)功耗指的是當(dāng)電路的輸出沒(méi)有狀態(tài)轉(zhuǎn)換時(shí)的功耗。CMOS電路在輸出發(fā)生狀態(tài)轉(zhuǎn)換時(shí)的功耗稱為動(dòng)態(tài)功耗。CMOS電路的動(dòng)態(tài)功耗與轉(zhuǎn)換頻率和電源電壓的平方成正比。當(dāng)工作頻率比較高時(shí)，CMOS門的功耗可能會(huì)超過(guò)TTL電路。在設(shè)計(jì)CMOS 電路時(shí)，盡量選用低電源電壓器件，例如3.3V供電電源74LVC系列或1.8V供電電源74AUC系列，以降低功率損耗。

功耗-延時(shí)積：

文章來(lái)源地址http://www.zghlxwxcb.cn/news/detail-830923.html

到了這里，關(guān)于關(guān)鍵元器件選型設(shè)計(jì)指引--通用邏輯器件（邏輯IC）的文章就介紹完了。如果您還想了解更多內(nèi)容，請(qǐng)?jiān)谟疑辖撬阉鱐OY模板網(wǎng)以前的文章或繼續(xù)瀏覽下面的相關(guān)文章，希望大家以后多多支持TOY模板網(wǎng)！