????????如標(biāo)題所寫，我們今天聊一聊IC設(shè)計(jì)種的ECO。在展開關(guān)于ECO的概念之前，我們先大致捋下數(shù)字IC設(shè)計(jì)的流程，有助于我們后面的討論。

數(shù)字IC設(shè)計(jì)流程簡述

1、確定項(xiàng)目需求

????????根據(jù)市場或者芯片功能要求，設(shè)計(jì)芯片的spec，得到可行的芯片設(shè)計(jì)方案。

2、系統(tǒng)級設(shè)計(jì)

????????用系統(tǒng)建模語言對各模塊進(jìn)行描述

3、前端設(shè)計(jì)

????????RTL設(shè)計(jì)、功能仿真、硬件原型驗(yàn)證、電路綜合、DFT、STA

4、后端設(shè)計(jì)

????????版圖設(shè)計(jì)、物理驗(yàn)證、后仿真

????????在復(fù)雜的設(shè)計(jì)流程中，bug是難以避免的。對于芯片設(shè)計(jì)而言，bug自然是越早發(fā)現(xiàn)越好。但是仿真驗(yàn)證差不多，進(jìn)入RTL freeze階段后，一旦發(fā)現(xiàn)新的bug，就變得有些麻煩。

????????因?yàn)镽TL freeze前，你可以通過修改RTL來更正你發(fā)現(xiàn)的bug。然而RTL freeze之后，后端人員做好了floorplan，或者已經(jīng)開始布局布線，這個時候再去重新做一遍，既耗時耗力，又會惹怒后端。這顯然不是好的選擇。

????????如果這個時候即將tapeout，甚至已經(jīng)tapeout，根本就沒有機(jī)會修改RTL了。

????????這個時候，我們就需要ECO，來修正我們的失誤了。

什么是ECO？

????????ECO，即Engineering Change Order的縮寫，指工程改變命令。

????????什么意思呢？簡單來說就是手動修改集成電路的過程，換句話說，就是直接手動修改netlist。

????????一般應(yīng)用于數(shù)字芯片版圖設(shè)計(jì)。

????????對于數(shù)字IC設(shè)計(jì)而言，ECO這一步實(shí)際上是正常設(shè)計(jì)流程的一個例外。它是對設(shè)計(jì)的layout進(jìn)行局部的小范圍的修改和重新布線，而不影響到設(shè)計(jì)的其它部分的布局布線，所以其它部分的時序信息沒有改變。

????????根據(jù)功能的不同，ECO可以分為功能改變和非功能改變。功能改變是指由于來自客戶對設(shè)計(jì)的追加需求（spec改變）或者設(shè)計(jì)的最后階段發(fā)現(xiàn)芯片存在 bug 的情況下進(jìn)行的 ECO；而非功能改變則是為了在不改變 RTL 網(wǎng)表的基礎(chǔ)上修復(fù)部分時序以及串?dāng)_等問題而做的 ECO。

說到底，ECO的目的就是省錢省時間。

????????那么在不同階段，進(jìn)行ECO，有什么樣的區(qū)別呢？

????????在階段上，數(shù)字IC設(shè)計(jì)中的ECO大體可以分為：tapeout前的ECO，tapeout過程的ECO，tapeout后的ECO。

Tapeout前的ECO

在RTL freeze后，tapeout前這一階段，RTL已經(jīng)沒法修改，但是好歹也沒有進(jìn)入tapeout，還有補(bǔ)救的機(jī)會。

此時數(shù)字前端負(fù)責(zé)寫coding的工程師需要在final RTL的基礎(chǔ)上，通過寫ECO腳本的方式來實(shí)現(xiàn)功能上的ECO。

ECO代價(jià)：時間成本，相對較小

Tapeout過程中的ECO

當(dāng)數(shù)字后端實(shí)現(xiàn)后的design，timing已經(jīng)符合signoff標(biāo)準(zhǔn)，DRC已經(jīng)clean，LVS已經(jīng)pass，IR drop，MVRC，F(xiàn)ormality，DRCPLUS等都已經(jīng)pass。

但是，數(shù)字前端設(shè)計(jì)工程師還沒來得及做完大部分case的后仿，而且芯片又面臨著Timing-TO-Market的壓力。此時，進(jìn)入tapeout階段。

為什么不給自己留更多余地呢？因?yàn)閒oundary會先做base layer的加工。只要后期仿真發(fā)現(xiàn)的問題，不需要再添加額外的cell，就不耽誤之前的tapeout（此處有點(diǎn)像流水線）。即使發(fā)現(xiàn)需要新加幾個cell，這個時候仍然可以通過替換后端實(shí)現(xiàn)過程中所加的ECO cell或者spare cell來實(shí)現(xiàn)。

ECO代價(jià)：時間成本較大

Tapeout后的ECO

當(dāng)芯片已經(jīng)tapeout回來，我們在測試過程中卻發(fā)現(xiàn)了必須修復(fù)的bug。這個時候做ECO的代價(jià)相對前面兩種，就要大很多。

改動少的可能僅需要改幾層Metal layer，改動大的話可能需要動十幾層Metal layer，甚至重新流片。在此階段，前端設(shè)計(jì)工程師需要出具ECO方案，同時讓后端工程師進(jìn)行評估，主要評估需要改動的層數(shù)，timing 是否能快速收斂等方面的風(fēng)險(xiǎn)。

在一次次確認(rèn)后，敲定方案，進(jìn)行ECO。

ECO代價(jià)：時間與金錢成本巨大

由此可見，即使ECO能夠亡羊補(bǔ)牢，但是為了節(jié)省更多的時間和金錢成本，還是盡早發(fā)現(xiàn)問題，盡早解決吧。

關(guān)于ECO的分類：

常見的ECO可以分為pre mask ECO和post mask ECO，也就是任何layer都可以動到的ECO和只修改metal layer的ECO。

兩者的區(qū)別在于，pre mask ECO的晶體管和布線層都還沒有開始做出mask，此時可以往netlist里面添加cell。而post mask ECO的晶體管層已經(jīng)開始進(jìn)行加工了，但是布線層還沒有加工，還能修改，可以通過ECO改變各種已有cell的連線關(guān)系，但是不能添加新的cell，有一定局限。

換句話說，從freeze到tapeout之間的ECO叫pre mask ECO；tapeout之后，已經(jīng)加工完芯片的晶體管，但是還沒有做晶體管連線期間的ECO叫做post mask ECO。

Pre mask ECO：

Pre mask ECO比Post mask ECO要靈活得多。在tapeout之前，如果發(fā)現(xiàn)有任何需要修改的地方，都可以用這種方法。它可以改成百上千個單元。該操作主要是針對靜態(tài)時序分析和后仿真中出現(xiàn)的問題，對電路的網(wǎng)表直接進(jìn)行修改，待網(wǎng)表修改完畢之后反饋到PR工具中對標(biāo)準(zhǔn)單元的布局和連線進(jìn)行小范圍的改動。當(dāng)然，直接對網(wǎng)表進(jìn)行修改是存在風(fēng)險(xiǎn)的，所以之后一定要進(jìn)行形式驗(yàn)證（formal verification），確保功能實(shí)現(xiàn)。

Post mask ECO：

Post mask ECO是利用預(yù)先留好的備用單元（Spare Cell），做的邏輯修改。如果后期發(fā)現(xiàn)Timing存在問題（或者想小動Function），可以利用附近的Spare Cell搭配上層金屬連線來修改電路結(jié)構(gòu)。比起Pre mask ECO，這種ECO受限于Spare Cell的位置，所以它的修改規(guī)模十分有限。

Spare Cell：

Foundry提供一種服務(wù)，允許客戶在wafer加工到poly以及M1層的時候，讓大部分wafer暫時停止加工，而少量wafer繼續(xù)加工直至完成。之后可以對這些完成了的wafer上的die進(jìn)行測試，如果發(fā)現(xiàn)存在功能或者時序上的問題，那么可以通過利用那些預(yù)布在die上的spare cell來解決。

由于絕大部分的金屬層都沒有加工，因此在不修改標(biāo)準(zhǔn)單元布局的情況下，只用改動幾層金屬的mask并利用spare cell去修復(fù)這些問題。如此一來，也大大降低了流片的風(fēng)險(xiǎn)。而Post mask ECO則提供了一種根據(jù)silicon測試結(jié)果進(jìn)行Debug的方法。

Post mask ECO 可行的前提是設(shè)計(jì)里有足夠的可供新功能實(shí)現(xiàn)的cell, 如Spare cell, Freed cell, GA cell。

Freed cell，這些cell原本服務(wù)于原始的邏輯功能，但是因?yàn)檫壿嫻δ芨?，被釋放出來，既然已被釋放故可以用于來?shí)現(xiàn)新的功能。GA cell，是內(nèi)部晶體管沒有鏈接的cell，是可以被“編程”的cell，在做ECO 時，通常用最底層金屬如M1 將GA cell 內(nèi)部的晶體管鏈接起來，以實(shí)現(xiàn)對應(yīng)的邏輯功能，如：與或非、選擇器、寄存器等。

而Post mask ECO的修復(fù)則受制于這些cell的位置，可以說是不太靈活了。

從邏輯和物理來看，ECO又可以分為Logic ECO和Physical ECO。Logic ECO是對網(wǎng)表的邏輯功能的修改。在芯片設(shè)計(jì)的后期階段，前端工程師可能會發(fā)現(xiàn)設(shè)計(jì)上的某些bug，進(jìn)而需要對電路做修改，而此時的schedule已經(jīng)不允許進(jìn)行重新綜合，因此會選擇在PR的網(wǎng)表上進(jìn)行邏輯修改，一般情況是會增加一些邏輯或者將某些邏輯的net重新連接；而Physical ECO主要是針對PR工具無法完全修復(fù)的問題進(jìn)行手動修正。一般包括Timing ECO，drc fix等。

ECO的實(shí)際運(yùn)用與技巧

對于版圖工程師來說，經(jīng)常會碰到一些function ECO的需求：

從上圖可以看到，為了保證數(shù)據(jù)庫有優(yōu)先級的收斂，最后的timing ECO會分為幾個主要步驟

·功能模式的時序修復(fù)：function mode

·存儲器自測模式的時序修復(fù)：mbist mode

·其他測試模式的時序修復(fù)：test mode

·芯片接口時序修復(fù)：IO mode

功能模式的重要性、工作量和難度都是最大的，需要盡早修復(fù)，然后是其他的模式。整個流程基本上是按照步驟和優(yōu)先級完成整個芯片的時序修復(fù)的。

改變功能的ECO被稱之為function ECO，但是實(shí)際上，這種ECO可能是針對真正的function mode的，也有可能是針對mbist 邏輯的，或者有可能是針對at-speed test mode的。

由于function ECO會引起潛在的timing arc的變化，因此帶入function ECO的時間點(diǎn)是有講究的。一般來講，只會在一種模式的timing修復(fù)告一段落的時候，才會帶入這個模式的function ECO。

假如在時間節(jié)點(diǎn)Pre-B，前端準(zhǔn)備好了一個比較大的function ECO，這個ECO是給mbist服務(wù)的。通常需要先驗(yàn)證這個腳本的正確性，如果腳本本身沒問題，在這個Pre-B的時候并不帶入，因?yàn)檫@個時候整個mbist的時序還不夠穩(wěn)定。

等到了Pre-C的時間節(jié)點(diǎn)，mbist的時序修復(fù)基本完成的階段，這時可以代入這個ECO。理論上講，新出來的timing violation都是由于這個腳本引起的。

增量設(shè)計(jì)工作模式，是ECO階段的重重之重，任何違背增量設(shè)計(jì)方案的舉動，都會造成局部損耗，甚至更糟的結(jié)果。

功能ECO的腳本生成的探究和技巧

后端一般會在最終layout的節(jié)點(diǎn)，給前端分享最終layout版本的網(wǎng)表。一般為了閱讀方便，后端都是給前端一個不帶PG信息的netlist。前端同學(xué)在完善數(shù)據(jù)庫的過程中，同時也會對各種問題進(jìn)行評估，最終給出解決方案：

·軟件改動

·約束用戶行為

·硬件改動

如果有任何需要在硬件方面做的功能修改，前端會先保證RTL修改、驗(yàn)證完成后，對相應(yīng)的final layout的網(wǎng)表進(jìn)行修改。

綜上所述，一個function ECO的誕生過程大抵如下：

前端主要關(guān)注功能，后端主要關(guān)注實(shí)現(xiàn)，對于下面的幾個主題的關(guān)注度，這里展示一下：

前端基于final layout的網(wǎng)表，改出來一版帶function ECO的功能網(wǎng)表，這個流程基本就算大功告成了。

ECO版圖實(shí)現(xiàn)的技巧和經(jīng)驗(yàn)

在ECO中，版圖的實(shí)現(xiàn)是非常重要的步驟。是否能完成STA的腳本期望，是數(shù)據(jù)庫能否走向收斂的關(guān)鍵點(diǎn)。一般的STA對應(yīng)的ECO和相應(yīng)的修復(fù)方法如下：

ECO的物理實(shí)現(xiàn)就是兩種情形

·size_cell

·add buffer

這里邊最會產(chǎn)生的影響其實(shí)是面積和器件的位置變動（dis-placement）

器件的位置變動帶來的影響都可能導(dǎo)致ECO無法如期進(jìn)行，因?yàn)樵袛?shù)據(jù)庫的cell的放置被調(diào)整，之前的繞線需要做相應(yīng)的調(diào)整，同時帶來更多的timing/驅(qū)動能力的問題，這樣就會給數(shù)據(jù)庫帶來不期望的抖動。

為了盡可能保證原有數(shù)據(jù)庫的狀態(tài)，這里引入一個新名詞：Minimal Physical Impact Flow（MPI）。

較小的dis-placement帶來更為穩(wěn)定的版圖數(shù)據(jù)，繞線的挑戰(zhàn)也比較小，這是MPI的核心思想。

ECO收尾階段的風(fēng)險(xiǎn)和注意點(diǎn)

在ECO收尾階段，所有決策和行動都需要慎重，否則出了問題就叫苦不迭了。

先說結(jié)論，兼顧metal fill，MCMM以及VT cell的靈活使用，是ECO后期成功收斂的關(guān)鍵要素。

MCMM，全稱為：multi_corner和multi_mode。

multi_corner（PVT）：process/voltage/tmperature。

multi_mode：function/scan_shift/scan_capture。

看到它的全稱，想必你就明白它的重要性了。

至于metal fill，先進(jìn)工藝是需要fill的支持，來保證流片的物理需求，fill是基于繞線和布局的，如果繞線或者布局改變了，就需要重新跑fill。所以在先進(jìn)工藝，一定不能忽略fill對timing的影響，tapeout之前，一定要保證fill的信息完全和真實(shí)的數(shù)據(jù)庫匹配，這樣跑出來的timing才完整可信。

ECO的時序信息通常是增量示的，除非你改變了繞線。這是需要在ECO后期階段牢記的一點(diǎn)。

對于一個數(shù)據(jù)庫，經(jīng)常會遇到在接近TO的ECO的迭代中，會冒出一些和修復(fù)timing沒有關(guān)系的微小的setup/hold violation。這個大多是由于繞線的細(xì)微改變，而導(dǎo)致的時序變化。這個時候，VT cell就會派上用場。

時間是TO前最值錢的，使用VT cell進(jìn)行ECO，最大的方便時省略了ECO 繞線、寄生參數(shù)的抽取和STA的re-run。這三個步驟的時間是非常長的。有了VT cell的幫忙，這些時間統(tǒng)統(tǒng)可以省略。

經(jīng)歷了這么一系列流程與注意事項(xiàng)，我們終于可以完成ECO，確保tapeout順利，獲得一塊good chip。文章來源地址http://www.zghlxwxcb.cn/news/detail-819719.html

到了這里，關(guān)于芯片設(shè)計(jì)中的ECO的文章就介紹完了。如果您還想了解更多內(nèi)容，請?jiān)谟疑辖撬阉鱐OY模板網(wǎng)以前的文章或繼續(xù)瀏覽下面的相關(guān)文章，希望大家以后多多支持TOY模板網(wǎng)！