1.?概念的理解
以上升沿鎖存為例，保持時(shí)間（Th）是指在觸發(fā)器的時(shí)鐘信號(hào)上升沿到來(lái)以后，數(shù)據(jù)穩(wěn)定不變的時(shí)間。如下圖所示，一個(gè)數(shù)據(jù)要在上升沿被鎖存，那么這個(gè)數(shù)據(jù)需要在時(shí)鐘上升沿到來(lái)后的保持時(shí)間內(nèi)保持穩(wěn)定。
保持時(shí)間是對(duì)觸發(fā)器而言，以能夠穩(wěn)定準(zhǔn)確的鎖存或者觸發(fā)為目的，對(duì)其輸入數(shù)據(jù)信號(hào)保持穩(wěn)定的時(shí)間要求。
2.?簡(jiǎn)單的實(shí)例
以兩個(gè)級(jí)聯(lián)寄存器為例。
時(shí)鐘通過(guò)CLK PIN管腳輸入，到達(dá)第一個(gè)寄存器的時(shí)鐘端口經(jīng)歷的時(shí)延為Tclk1，到達(dá)第二個(gè)寄存器的線上時(shí)延為Tclk2。
第一個(gè)寄存器從時(shí)鐘進(jìn)入時(shí)鐘端口驅(qū)動(dòng)寄存器到寄存器輸出數(shù)據(jù)的延時(shí)為Tco，Tco為寄存器內(nèi)部的時(shí)延。
數(shù)據(jù)從第一個(gè)寄存器Q端口輸出，經(jīng)歷Tdata延時(shí)到達(dá)第二個(gè)寄存器的數(shù)據(jù)輸入端。Tdata可能包含路徑上的延時(shí)以及引入的組合邏輯電路導(dǎo)致的延時(shí)。
時(shí)序圖如下圖所示：
圖中，紫色區(qū)域?yàn)門h需要的時(shí)間，藍(lán)色的區(qū)域?yàn)楦挥嗟谋３謺r(shí)間（Th slack）。
如果由于Tclk2時(shí)間較長(zhǎng)，使得Th slack為0，但Reg2的D輸入口數(shù)據(jù)仍然能在下個(gè)時(shí)鐘上升沿到來(lái)后保持Th時(shí)間，則Reg2寄存器仍然能穩(wěn)定的采集到輸入數(shù)據(jù)，如下圖所示。
最后一種情況，如果由于Tclk2時(shí)間過(guò)長(zhǎng)，使得Th slack為負(fù)值，Reg2的D輸入口數(shù)據(jù)在下個(gè)時(shí)鐘上升沿到來(lái)后保持時(shí)間不足Th，則Reg2寄存器不能穩(wěn)定的采集到輸入數(shù)據(jù)D，而是個(gè)亞穩(wěn)態(tài)，如下圖所示。
3.?時(shí)序計(jì)算公式
由以下時(shí)序圖，我們可以得到保持時(shí)間的計(jì)算公式：
Th_slack = Tcycle + Tclk1 + Tco + Tdata - Tcycle - Tclk2 - Th；
其中Tcycle為CLK一個(gè)時(shí)鐘周期的時(shí)間。
例：如果已知Tcycle為10ns（即工作時(shí)鐘100MHz）、Tclk1為3ns、Tclk2為2ns、Tdata為3ns、Th為0.5ns、Tco為1ns，則求Th_slack為多少？
答：通過(guò)套用上面的公式可得文章來(lái)源：http://www.zghlxwxcb.cn/news/detail-816502.html
Th_slack = 10 + 3 + 1 + 3 - 10 - 2 - 0.5 = 4.5 ns文章來(lái)源地址http://www.zghlxwxcb.cn/news/detail-816502.html
到了這里，關(guān)于南京觀海微電子---時(shí)序分析基本概念（二）——保持時(shí)間的文章就介紹完了。如果您還想了解更多內(nèi)容，請(qǐng)?jiān)谟疑辖撬阉鱐OY模板網(wǎng)以前的文章或繼續(xù)瀏覽下面的相關(guān)文章，希望大家以后多多支持TOY模板網(wǎng)！
