国产 无码 综合区,色欲AV无码国产永久播放,无码天堂亚洲国产AV,国产日韩欧美女同一区二区

  1. Toy模板網(wǎng)首頁
  2. >Toy博客

vivado JTAG鏈、連接、IP關(guān)聯(lián)規(guī)則

2年前作者：cckkppll分類：Toy博客閱讀(23)違法舉報(bào)

這篇具有很好參考價(jià)值的文章主要介紹了vivado JTAG鏈、連接、IP關(guān)聯(lián)規(guī)則。希望對大家有所幫助。如果存在錯誤或未考慮完全的地方，請大家不吝賜教，您也可以點(diǎn)擊"舉報(bào)違法"按鈕提交疑問。

JTAG鏈

這列出了定義板上可用的不同JTAG鏈。每個(gè)鏈都列在下面<jtag_chain>以及鏈的名稱，以及定義名稱和鏈中組件的位置：

<jtag_chains>
<jtag_chain name="chain1">
<position name="0" component="part0"/>
</jtag_chain>
</jtag_chains>

＜jtag_chain＞標(biāo)記指定具有name＝屬性的鏈的名稱。<position>標(biāo)記列出<jtag_chain>中的每個(gè)組件。詳細(xì)信息如下表所示：

vivado JTAG鏈、連接、IP關(guān)聯(lián)規(guī)則,fpga開發(fā)

連接

<connections>部分定義了不同組件之間的連接。這個(gè)＜connection＞標(biāo)記標(biāo)識與連接相關(guān)聯(lián)的兩個(gè)組件。這個(gè)＜connection_map＞標(biāo)記描述了兩個(gè)組件之間的總線連接。詳細(xì)信息Vivado Design Suite使用<connection>的來查找中的相應(yīng)約束當(dāng)其中一個(gè)組件是FPGA類型＜component＞時(shí)，part0_pins.xml文件。

<connections>
<connection name="part0_dip" component1="part0" component2="dip_switches">
<connection_map name="part0_dip_1" typical_delay="5" c1_st_index="0"
c1_end_index="3" c2_st_index="0" c2_end_index="3"/>
</connection>
</connections>
＜connection＞可以具有以下屬性：
vivado JTAG鏈、連接、IP關(guān)聯(lián)規(guī)則,fpga開發(fā)
<connection_map>具有以下屬性：
vivado JTAG鏈、連接、IP關(guān)聯(lián)規(guī)則,fpga開發(fā)

IP關(guān)聯(lián)規(guī)則

<ip_associated_rules>標(biāo)記用于定義首選板接口，或優(yōu)先級列表可以分配給特定IP上的IP接口的板接口。此標(biāo)記在中是新的2.1 Board文件的模式版本。Vivado IP集成商的Designer Assistance功能列出了可用的板接口對于給定的IP接口。請參閱Vivado Design Suite用戶指南中的以下鏈接：設(shè)計(jì)IP使用IP Integrator的子系統(tǒng)（UG994），了解有關(guān)設(shè)計(jì)器協(xié)助的更多信息。這<ip_associated_rules>允許您定義哪些板接口可以應(yīng)用于特定ip界面

提示：<ip_associated_rules>標(biāo)記可用于定義任何ip接口，但對時(shí)鐘和重置，其通常具有更定義的板接口。

<ip_associated_rules>
<ip_associated_rule name="default">
<ip vendor="xilinx.com" library="ip" name="axi_ethernet" version="*"
ip_interface="mgt_clk">
<associated_board_interfaces>
<associated_board_interface name="sgmii_mgt_clk" order="1"/>
<associated_board_interface name="sma_mgt_clk" order="0"/>
</associated_board_interfaces>
</ip>
<ip vendor="xilinx.com" library="ip" name="axi_ethernet" version="*"
ip_interface="phy_rst_n">
<associated_board_interfaces>
<associated_board_interface name="phy_reset_out" order="0"/>
</associated_board_interfaces>
</ip>
<ip vendor="xilinx.com" library="ip" name="gig_ethernet_pcs_pma"
version="*"
ip_interface="gtrefclk_in">
<associated_board_interfaces>
<associated_board_interface name="sgmii_mgt_clk" order="1"/>
<associated_board_interface name="sma_mgt_clk" order="0"/>
</associated_board_interfaces>
</ip>
</ip_associated_rule>
</ip_associated_rules>

IP關(guān)聯(lián)規(guī)則

<ip_associated_rule>標(biāo)記定義與指定ip相關(guān)聯(lián)的特定規(guī)則。它支持name=標(biāo)記來定義規(guī)則的名稱。

重要！目前只支持一個(gè)名為“default”的規(guī)則，因此只能有一對<ip_associated_rule name=“default”></ip_assosiated_rule>板中定義的打開和關(guān)閉標(biāo)記文件

IP

＜ip＞標(biāo)記定義了相關(guān)規(guī)則所應(yīng)用的ip和接口。＜ip＞標(biāo)簽標(biāo)識IP的供應(yīng)商、庫、名稱和版本（VLNV），以及上的特定接口IP。

<ip vendor="xilinx.com" library="ip" name="axi_ethernet" version="*"
ip_interface="mgt_clk">
<associated_board_interfaces>
<associated_board_interface name="sgmii_mgt_clk" order="1"/>
<associated_board_interface name="sma_mgt_clk" order="0"/>
</associated_board_interfaces>
</ip>

提示：<ip_associated_rules>可以定義多個(gè)<ip>標(biāo)記，標(biāo)識Vivado ip中的多個(gè)ip目錄，以及標(biāo)識單個(gè)IP上的不同接口。＜ip＞可以具有以下屬性或標(biāo)記：

vivado JTAG鏈、連接、IP關(guān)聯(lián)規(guī)則,fpga開發(fā)

vivado JTAG鏈、連接、IP關(guān)聯(lián)規(guī)則,fpga開發(fā)

<associated_board_interface>標(biāo)記定義了可以分配給相關(guān)聯(lián)的IP接口。文章來源地址http://www.zghlxwxcb.cn/news/detail-815735.html

<associated_board_interfaces>
<associated_board_interface name="sgmii_mgt_clk" order="1"/>
<associated_board_interface name="sma_mgt_clk" order="0"/>
</associated_board_interfaces>
<associated_board_interface>具有以下屬性：
vivado JTAG鏈、連接、IP關(guān)聯(lián)規(guī)則,fpga開發(fā)

到了這里，關(guān)于vivado JTAG鏈、連接、IP關(guān)聯(lián)規(guī)則的文章就介紹完了。如果您還想了解更多內(nèi)容，請?jiān)谟疑辖撬阉鱐OY模板網(wǎng)以前的文章或繼續(xù)瀏覽下面的相關(guān)文章，希望大家以后多多支持TOY模板網(wǎng)！

本文來自互聯(lián)網(wǎng)用戶投稿，該文觀點(diǎn)僅代表作者本人，不代表本站立場。本站僅提供信息存儲空間服務(wù)，不擁有所有權(quán)，不承擔(dān)相關(guān)法律責(zé)任。如若轉(zhuǎn)載，請注明出處： 如若內(nèi)容造成侵權(quán)/違法違規(guī)/事實(shí)不符，請點(diǎn)擊違法舉報(bào)進(jìn)行投訴反饋，一經(jīng)查實(shí)，立即刪除！

領(lǐng)支付寶紅包贊助服務(wù)器費(fèi)用

相關(guān)文章

  • FPGA vivado IP核學(xué)習(xí)筆記——單端口RAM

    FPGA vivado IP核學(xué)習(xí)筆記——單端口RAM

    1. 新建IP 在IP Catalog中找到Block Memory Generator 2. 基本配置 ①在 Component Name 位置可以修改IP名字 ② Interface Type 選擇接口類型，有Native（常規(guī)）和AXI4兩種，AXI4常用于軟核控制FPGA或ZYNQ中PS端控制FPGA時(shí)使用 ③ Generate address interface with 31 bits ，將地址深度固定在32bit ④ Memory Type : 有一

    2024年04月29日
    瀏覽(30)
  • 【FPGA】 十二、Vivado DDS IP核實(shí)現(xiàn)掃頻信號

    【FPGA】 十二、Vivado DDS IP核實(shí)現(xiàn)掃頻信號

    文章目錄 前言 一、DDS IP核概述 二、DDS IP核配置 三、調(diào)用DDS IP核 總結(jié) ? ? 在我前面的工程中，都是一些比較通用的設(shè)計(jì)工程，沒有用到哪一家的IP核，所以代碼具有很好的移植性；今天我就來講一下基于Xilinx廠家的芯片做一期DDS的設(shè)計(jì)與驗(yàn)證，這里我所采用的EDA工具是Viva

    2024年02月03日
    瀏覽(33)
  • FPGA中FIFO的應(yīng)用（三）——Vivado FIFO IP核的調(diào)用

    FPGA中FIFO的應(yīng)用（三）——Vivado FIFO IP核的調(diào)用

    ??作者簡介： 小瑞同學(xué) ，一個(gè)努力精進(jìn)的 FPGA 和通信學(xué)習(xí)者。 ??個(gè)人主頁：小瑞同學(xué)的博客主頁 ??個(gè)人信條：越努力，越幸運(yùn)！ ?日期：2023.12.6 ??來源：自學(xué)經(jīng)歷 ??文章內(nèi)容概述：簡單介紹了 FIFO IP核 常用參數(shù)的配置，通過仿真分析了異步IP的 讀寫數(shù)據(jù) 過程。 連載

    2024年01月18日
    瀏覽(35)
  • xilinx FPGA 除法器ip核（divider）的學(xué)習(xí)和仿真（Vivado）

    xilinx FPGA 除法器ip核（divider）的學(xué)習(xí)和仿真（Vivado）

    在設(shè)計(jì)中，經(jīng)常出現(xiàn)除法運(yùn)算， 實(shí)現(xiàn)方法 ： 1、移位操作 2、取模取余 3、調(diào)用除法器IP核 4、查找表 簡單學(xué)習(xí)除法器IP。 網(wǎng)上很多IP翻譯文檔，不詳細(xì)介紹，記錄幾個(gè)重要的點(diǎn)： 1、三種算法模式(不同模式所消耗的資源類型不同) 2、分清除數(shù)和被除數(shù)；余數(shù)模式的選擇 3、延

    2024年04月28日
    瀏覽(291)
  • Vivado 2018.3 安裝后不能檢測到JTAG

    Vivado 2018.3 安裝后不能檢測到JTAG

    安裝環(huán)境：Windows 10 軟件版本：Vivado 2018.3 現(xiàn)象：安裝完軟件后，Vivado掃描不到芯片，連掃描的進(jìn)度條都沒有，日志中顯示不能連接。SDK燒寫鏡像文件時(shí)報(bào)錯，顯示檢測不到JTAG線纜。 解決辦法：重裝JTAG驅(qū)動 運(yùn)行安裝目錄下的 install_drivers.cmd 文件，如圖： 運(yùn)行上圖中的 insta

    2024年02月06日
    瀏覽(37)
  • xilinx FPGA 乘法器ip核（multipler）的使用（VHDL&Vivado）

    xilinx FPGA 乘法器ip核（multipler）的使用（VHDL&Vivado）

    一、創(chuàng)建除法ip核 ?可以選擇兩個(gè)變量數(shù)相乘，也可以選擇一個(gè)變量輸入數(shù)據(jù)和一個(gè)常數(shù)相乘 可以選擇mult（dsp資源）或者lut（fpga資源） 可以選擇速度優(yōu)先或者面積優(yōu)先 可以自己選擇輸出位寬 還有時(shí)鐘使能和復(fù)位功能 ?二、編寫VHDL程序:聲明和例化乘法器ip核 三、編寫仿真程

    2024年02月11日
    瀏覽(30)
  • FPGA開發(fā)環(huán)境 Vivado

    FPGA開發(fā)環(huán)境 Vivado

    Vivado是Xilinx系列FPGA開發(fā)環(huán)境。本文記載收錄了vivado常用開發(fā)技巧，隨機(jī)記錄、隨時(shí)更新。。。 任何Xilinx相關(guān)問題都可到WELCOME TO XILINX SUPPORT!查詢 靜態(tài)時(shí)序分析（Static Timing Analysis, STA）：簡介及內(nèi)容導(dǎo)航 VIVADO的綜合屬性ASYNC_REG 在XDC中作如下約束，表示對名字末尾為 _cdc_to 的寄

    2024年02月11日
    瀏覽(31)

  • Xilinx Vivado 驅(qū)動問題：無法連接到 JTAG 接口

    Xilinx Vivado 驅(qū)動問題：無法連接到 JTAG 接口 在使用 Xilinx Vivado 進(jìn)行 FPGA 開發(fā)時(shí)，有時(shí)會遇到無法連接到 JTAG 接口的問題。這可能導(dǎo)致無法進(jìn)行芯片編程、調(diào)試和調(diào)試等關(guān)鍵任務(wù)。本文將介紹一些常見的原因和解決方法，幫助您解決此類問題。 硬件連接檢查： 首先，確保您的

    2024年02月07日
    瀏覽(34)
  • 【FPGA】十三、Vivado MIG IP核實(shí)現(xiàn)DDR3控制器（1）

    【FPGA】十三、Vivado MIG IP核實(shí)現(xiàn)DDR3控制器（1）

    文章目錄 前言 一、DDR3基礎(chǔ)知識 二、MIG ?IP核的配置 三、DDR3?IP核用戶端接口時(shí)序 1、DDR3 IP核接口說明 2、DDR3 IP核讀寫時(shí)序 ① 寫命令時(shí)序： ?② 寫數(shù)據(jù)時(shí)序： ?③ 讀數(shù)據(jù)時(shí)序： 總結(jié) ? ? ? ? 我們在進(jìn)行FPGA開發(fā)應(yīng)用當(dāng)中，經(jīng)常會用到存儲器來保存數(shù)據(jù)，常用的存儲器有RO

    2024年02月16日
    瀏覽(24)
  • FPGA開發(fā)環(huán)境安裝VIVADO

    FPGA開發(fā)環(huán)境安裝VIVADO

    ?BASYS3開發(fā)板使用的是 Xilinx 廠商的 Artix-7 FPGA 芯片，所以要使用 Xilinx 提供的配套開發(fā)軟件 Vivado ，我使用的是 Vivado 18.3 。Vivado 18.3 的版本相對來說是較為穩(wěn)定的，所以推薦給大家這個(gè)版本當(dāng)然 讀者也可安裝更新的版本，安裝步驟都是大同小異的。 第一步： 找到 Vivado 2018.

    2024年02月09日
    瀏覽(34)

覺得文章有用就打賞一下文章作者

支付寶掃一掃打賞

博客贊助

微信掃一掃打賞

請作者喝杯咖啡吧~博客贊助

支付寶掃一掃領(lǐng)取紅包，優(yōu)惠每天領(lǐng)

二維碼1

領(lǐng)取紅包

二維碼2

領(lǐng)紅包