国产 无码 综合区,色欲AV无码国产永久播放,无码天堂亚洲国产AV,国产日韩欧美女同一区二区

FPGA——AXI4總線詳解

這篇具有很好參考價值的文章主要介紹了FPGA——AXI4總線詳解。希望對大家有所幫助。如果存在錯誤或未考慮完全的地方,請大家不吝賜教,您也可以點擊"舉報違法"按鈕提交疑問。

目錄

AXI4總線

1、什么是AXI

2、AXI4協(xié)議的優(yōu)勢

AXI4的工作模式

AXI4讀操作:

AXI4寫操作

AXI4和AXI4-Lite、AXI4-Stream接口信號

握手信號

AXI相關術語


AXI4總線

1、什么是AXI

??? AXI(Advanced eXtensible Interface高級可擴展總線)是一種總線協(xié)議

??? AXI4包含3種類型的接口:

1)AXI4:主要面向高性能地址映射通信的需求;(突發(fā)數據)(地址映射模式)

2)AXI4-Lite:是一個輕量級的,適用于吞吐量較小的地址映射通信總線;(無突發(fā))

(地址映射模式)

3)AXI4-Stream:面向高速流數據傳輸(流模式)

2、AXI4協(xié)議的優(yōu)勢

axi4,fpga開發(fā)

可以掛載多個master和slave ,互相交互信息?

??? 1)高效:通過標準化的AXI接口,開發(fā)者只需要學習一種IP核的通訊協(xié)議即可;

??? 2)易用:針對具體應用提供合適的接口協(xié)議。

?????? AXI4:面向地址映射的接口,在單地址傳輸的情況下最大允許256個時鐘周期的數據突發(fā)長度;

?????? AXI4-Lite:一個輕量級的地址映射單次傳輸接口,占用較少的資源

?????? AXI4-Stream:去掉了地址傳輸的功能,允許無限制的數據突發(fā)傳輸,無需考慮地址映射。

??? 3)易得:標準化的AXI接口協(xié)議資源,不僅可以在xilinx官網上獲得,也可以在全球范圍內ARM的所有合作伙伴處獲得。

?????? 大量的IP core支持AXI4協(xié)議;

?????? 大量的第三方AXI工具可提供多樣的系統(tǒng)開發(fā)、驗證和功能定制。

AXI4的工作模式

??? AXI4和AXI4-Lite包含5個不同的通道:

(1)寫地址通道

(2)寫數據通道

(3)寫響應通道

(4)讀地址通道

?(5)讀數據通道

數據可以在主從設備間同步的雙向傳輸,并且數據傳輸大小可以改變。AXI4將數據傳輸的突發(fā)長度限制為最大256,AXI4-Lite每次傳輸僅運輸傳輸一個數據。

AXI4讀操作:

如圖1所示,AXI4協(xié)議主從設備間的讀操作使用獨立的讀地址讀數據通道,只需要一個地址就可以執(zhí)行最大為256的突發(fā)長度的讀操作。

axi4,fpga開發(fā)?

  1. 首先master去判斷arready信號,當該信號為高時,代表slave已經準備好接收新的地址信息,否則master不能給slave發(fā)送地址信息
  2. 當第一步完成后,master通過read_addrsess通道給slave發(fā)送地址,具體操作:master必須拉高一個arvalid信號,在arvalid信號為高的時候,將對應的地址發(fā)送給slave
  3. 當第二步執(zhí)行完成后,slave就會通過read_data通道返回數據,master必須在rreadyrvalid信號同時為高時,將數據讀取,否則不能讀取數據;當最后一個數據發(fā)送時,slave會將rlast信號同時拉高,代表最后一個數據發(fā)送完成。

PS?:在數據讀取時,讀取的數據從圖中可以看到不是連續(xù)讀取,說明slave是空閑時才傳遞

AXI4寫操作

如圖2所示,AXI4協(xié)議主從設備間的寫操作使用寫地址寫數據寫響應通道。只需要一個地址就可以執(zhí)行最大為256的突發(fā)長度的寫操作。

axi4,fpga開發(fā)?

axi4,fpga開發(fā)?

  1. 首先master去判斷awready信號,當該信號為高時,代表slave已經準備好接收新的地址信息,否則master不能給slave發(fā)送地址信息
  2. 當第一步完成后,master通過write_addrsess通道給slave發(fā)送地址,具體操作:master必須拉個一個awvalid信號,在awvalid信號為高的時候,將對應的地址發(fā)送給slave

  3. 然后發(fā)送寫數據,master必須在wready為高的時候,將wvalid信號拉高,同時將數據發(fā)送給salve,當master發(fā)送最后一個數據時,將wlast信號拉高一個周期,告訴slave這是最后一個數據,當slave收到wlast信號為高時,就會將收到的數據按照指定的地址寫入ddr

? ? ? ? 4.當master發(fā)送完寫數據后,必須通過writer response 收到slave的應答信號,Bready會拉? ? ? 高,在Bvalid也為高電平時,slave會將bresp信號拉高一個周期,master只要判斷到該信號為高電平,既可以給slave發(fā)送要寫的數據

AXI4和AXI4-Lite、AXI4-Stream接口信號

??? 1)全局信號

信號名

AXI4

AXI4-Lit

ACLK

全局時鐘

ARESETN

全局復位,低有效。

?2)寫地址通道信號

信號名

AXI4

AXI4-Lit

AWID

寫地址ID。這個信號用于寫地址信號組的標記。

不支持

AWADDR

寫地址

寫地址給出突發(fā)數據傳輸的第一個傳輸地址。

AWLEN

突發(fā)長度。給出突發(fā)傳輸中準確的傳輸個數。支持INCRWRAP傳輸模式。

突發(fā)長度=awlen+1

不支持

AWSIZE

突發(fā)大小。

這個信號用于確定突發(fā)傳輸中每個傳輸的大小。

總線位寬=2^size Betyes

不支持

AWBURST

突發(fā)類型。該信息與突發(fā)大小信息一起,表示在突發(fā)過程中,地址如何應用于每個傳輸。支持INCRWRAP傳輸模式。

不支持

AWLOCK

鎖類型。該信號提供了關于傳輸原子特性的額外信息(普通或互斥訪問)。

不支持

AWCACHE

緩存類型,建議值為0011。

AWPROT

保護類型,訪問權限,建議值為000。

AWQOS

QoS標識符,xilinx AXI4不支持。

不支持

AWREGION

用于每個寫操作的地址通道上的域標識符。通過該標識實現一個物理端口對應多個邏輯端口

不支持

AWUSER

xilinx AXI4不支持。

不支持

AWVALID

寫地址有效信號。為高指示地址有效。

AWREADY

寫地址準備信號。為高表示從設備空閑,準備接收地址;為低表示從設備忙。

??? 3)寫數據通道信號

信號名

AXI4

AXI-Lite

WDATA

寫數據,32位到1024位寬

只支持32位寬

WSTRB

寫字節(jié)選通,用于表示更新存儲器的字節(jié)通道,對于數據總線的每8位數據有一位寫選通信號。

從設備端可選擇忽略。

WLAST

寫最后一個數據指示信號。表示突發(fā)傳輸中的最后一個數據。

不支持

WUSER

xilinx AXI4不支持。

不支持

WVALID

寫有效。為高指示數據有效。

WREADY

寫準備。為高表示從設備空閑,準備接收數據;為低表示從設備忙。

??? 4)寫響應通道

信號名

AXI4

AXI-Lite

BID

響應ID。寫響應識別標記,BID值必須匹配AWID。

不支持

BRESP

寫響應。該信號表示寫狀態(tài),可允許相應的表示為OKAY\EXOKAY\SLVERR\DECERR

EXOKAY狀態(tài)不支持

BUSER

xilinx AXI4不支持。

不支持

BVALID

寫響應有效。為高指示響應數據有效。

BREADY

寫響應準備。為高表示主設備空閑,準備接收寫響應;為低表示主設備忙。

??? 5)讀地址通道

信號名

AXI4

AXI-Lite

ARID

讀地址ID。這個信號用于讀地址信號組的標記。

不支持

ARADDR

讀地址。讀地址給出突發(fā)數據傳輸的第一個傳輸地址。

ARLEN

突發(fā)長度。給出突發(fā)傳輸中準確的傳輸個數。支持INCRWRAP傳輸模式。

不支持

ARSIZE

突發(fā)大小。這個信號用于確定突發(fā)傳輸中每個傳輸的大小。

不支持

ARBURST

突發(fā)類型。該信息與突發(fā)大小信息一起,表示在突發(fā)過程中,地址如何應用于每個傳輸。支持INCRWRAP傳輸模式。

不支持

ARLOCK

鎖類型。該信號提供了關于傳輸原子特性的額外信息(普通或互斥訪問)。

不支持

ARCACHE

緩存類型,建議值為0011。

ARPROT

保護類型,建議值為000。

ARQOS

QoS標識符,xilinx AXI4不支持。

不支持

ARREGION

用于每個讀操作的地址通道上的域標識符。

不支持

ARUSER

xilinx AXI4不支持。

不支持

ARVALID

讀地址有效信號。為高指示地址有效。

ARREADY

讀地址準備信號。為高表示從設備空閑,準備接收地址;為低表示從設備忙。

??? 6)讀數據通道

信號名

AXI4

AXI-Lite

RID

ID標記,該信號是讀數據信號組標記,由從設備產生RID,RID必須和讀交易中的ARID匹配。

不支持

RDATA

讀數據。32位到1024位寬

只支持32位寬

RRESP

讀響應。該信號表示讀狀態(tài),可允許相應的表示為OKAY\EXOKAY\SLVERR\DECERR

EXOKAY狀態(tài)不支持

RLAST

讀最后一個數據指示信號。表示突發(fā)傳輸中的最后一個數據。

不支持

RUSER

xilinx AXI4不支持。

不支持

RVALID

讀有效。為高指示數據有效。

RREADY

讀準備。為高表示主設備空閑,準備接收數據;為低表示主設備忙。

??? 7AXI4-Stream信號

信號名

默認值

功能

TVALID

No

N/A

Stream讀寫數據有效。為高指示數據有效。

TREADY

Yes

1

Stream讀寫讀準備。為高表示對端設備空閑,準備接收數據;為低表示對端設備忙。

TDATA

Yes

0

Stream讀寫數據,84096位寬。

TSTRB

Yes

TKEEP,否則為1

字節(jié)選通信號。用于表示更新存儲器的字節(jié)通道,對于數據總線的每8位數據有一位選通信號。

TKEEP

Yes

1

字節(jié)選通信號。TKEEP未被確認的那些相關的字節(jié)是空字節(jié),可以從數據流中去除。

TLAST

Yes

0

表明包的邊界。

TID

Yes

0

數據流標識符。

TDEST

Yes

0

數據流路由信息。

TUSER

Yes

0

用戶定義的邊帶信息,這些信息能伴隨數據流進行發(fā)送。

握手信號

主機發(fā)送valid信號(數據有效)

從機發(fā)送ready信號(準備好了)

axi4,fpga開發(fā)?

Master (主機):我們自己

Slave(從機): 例如MIG_DDR

握手信號有三種情況,都是對的,分別如下:

(1)vaild在前,ready在后

axi4,fpga開發(fā)

?(2)vaild在后,ready在前

axi4,fpga開發(fā)?

?(3)vaild,ready一起

axi4,fpga開發(fā)?

?

AXI相關術語

Channel (通道)

– Independent collection of AXI signals associated to a VALID signal

????

Interface (接口)

– Collection of one or more channels that expose an IP core’s function, connecting a master to a slave

– Each IP core may have multiple interfaces.

– Also: AXI4, AXI4-Lite, AXI4-Stream

????

Bus (總線)

– Multiple-bit signal (not an interface or channel) 多bit信號

一個接口里面有多個通道,每個通道有多個總線

?

Transfer (傳輸)

– Single clock cycle where information is communicated, qualified by a VALID handshake. (一個時鐘周期的傳輸)

Data beat.

Transaction (事務)

– Complete communication operation across a channel, composed of a one or more transfers

Burst (突發(fā))

– Transaction that consists of more than one transfer文章來源地址http://www.zghlxwxcb.cn/news/detail-781772.html

到了這里,關于FPGA——AXI4總線詳解的文章就介紹完了。如果您還想了解更多內容,請在右上角搜索TOY模板網以前的文章或繼續(xù)瀏覽下面的相關文章,希望大家以后多多支持TOY模板網!

本文來自互聯(lián)網用戶投稿,該文觀點僅代表作者本人,不代表本站立場。本站僅提供信息存儲空間服務,不擁有所有權,不承擔相關法律責任。如若轉載,請注明出處: 如若內容造成侵權/違法違規(guī)/事實不符,請點擊違法舉報進行投訴反饋,一經查實,立即刪除!

領支付寶紅包贊助服務器費用

相關文章

  • 帶你快速入門AXI4總線--AXI4-Full篇(1)----AXI4-Full總線

    目錄 1、什么是AXI4-Full? 2、通道(Channel) 2.1、AXI 讀取傳輸事務 2.2、AXI 寫入傳輸事務

    2024年02月01日
    瀏覽(21)
  • FPGA-基于AXI4接口的DDR3讀寫頂層模塊

    FPGA-基于AXI4接口的DDR3讀寫頂層模塊

    AXI4(Advancede Xtensible Interface 4)是一種高性能、高帶寬的總線接口協(xié)議,用于在系統(tǒng)級芯片設計中連接不同的IP核(Intellectual Property)或模塊。它是由ARM公司開發(fā)的,被廣泛應用于各種SoC(System-on-Chip)設計中。 AXI4接口協(xié)議定義了一組規(guī)范,用于描述數據傳輸、地址傳輸、控

    2024年04月15日
    瀏覽(50)
  • AXI4-Full Xilinx FPGA使用理解---信號定義理解

    AXI4-Full Xilinx FPGA使用理解---信號定義理解

    ? ? ? ?? 一、AXI4 signal dir Xilinx 中文理解 ID類 AWID M2S Masters need only output the set of ID bits that it varies (if any) to indicate re-orderable transaction threads. Single-threaded master interfaces can omit this signal. Masters do not need to output the constant portion that comprises the Master ID, as this is appended by the AXI Interco

    2024年02月22日
    瀏覽(19)
  • AXI4總線學習心得(一)

    AXI4總線學習心得(一)

    AXI4:(For high-performance memory-mapped requirements.)主要面向高性能地址映射通信的需求,是面向地址映射的接口,允許最大 256 輪的數據突發(fā)傳輸; AXI4-Lite:(For simple, low-throughput memory-mapped communication )是一個輕量級的地址映射單次傳輸接口,占用很少的邏輯單元。 AXI4-Stream:

    2024年02月12日
    瀏覽(20)
  • 紫光FPGA DDR3 IP使用和注意事項(axi4協(xié)議)

    紫光FPGA DDR3 IP使用和注意事項(axi4協(xié)議)

    紫光DDR3 IP使用 對于紫光ddr3 IP核的使用需要注意事情。 閱讀ddr ip手冊: 1、注意:對于寫地址通道,axi_awvalid要一直拉高,axi_awready才會拉高。使用的芯片型號時PG2L100H-6FBG676,不同的型號IP核接口和axi的握手協(xié)議也不一樣(一定要注意),這點要注意,這也給我挖了一個很大的

    2024年04月12日
    瀏覽(27)
  • FPGA----UltraScale+系列的PS側與PL側通過AXI-HP交互(全網唯一最詳)附帶AXI4協(xié)議校驗IP使用方法

    FPGA----UltraScale+系列的PS側與PL側通過AXI-HP交互(全網唯一最詳)附帶AXI4協(xié)議校驗IP使用方法

    1、之前寫過一篇關于ZYNQ系列通用的PS側與PL側通過AXI-HP通道的文檔,下面是鏈接。 FPGA----ZCU106基于axi-hp通道的pl與ps數據交互(全網唯一最詳)_zcu106調試_發(fā)光的沙子的博客-CSDN博客 大家好,今天給大家?guī)淼膬热菔?,基于AXI4協(xié)議的采用AXI-HP通道完成PL側數據發(fā)送至PS側(PS側數

    2024年02月13日
    瀏覽(28)
  • ZYNQ AXI4總線訪問DDR3實現圖像數據乒乓存儲與顯示

    目錄 前言 一、添加端口 二、添加局部變量 三、例化讀寫FIFO 四、內部變量修改,設置一次讀寫進行多少次突發(fā)操作 五、寫地址 六、讀地址 七、狀態(tài)機 1.寫狀態(tài)機 2.讀狀態(tài)機 總結 在Altera FPGA進行圖像處理時,我們采用的存儲芯片為SDRAM,當時參照正點原子的例程是封裝SDR

    2024年02月02日
    瀏覽(44)
  • ZYNQ使用AXI4-HP接口總線讀取DDR中的數據

    ZYNQ使用AXI4-HP接口總線讀取DDR中的數據

    最近筆者在做項目的時候需要使用zynq中的AXI4-HP總線在PL端讀取DDR中的數據這種功能,但是網上很多歷程對于這方面只是創(chuàng)建了一個官方提供的IP核用于測試,并且每次寫入和讀取的長度為4K字節(jié)。所以為了滿足我自己的項目需求,筆者將官方提供的測試IP核上做修改,主要實現

    2023年04月15日
    瀏覽(15)
  • 詳解AXI4-Full接口(1)--什么是AXI4-Full接口?

    目錄 1、什么是AXI4-Full? 2、通道(Channel) 2.1、AXI 讀取傳輸事務 2.2、AXI 寫入傳輸事務

    2024年02月09日
    瀏覽(21)
  • 【正點原子FPGA連載】第二十章AXI4接口之DDR讀寫實驗 摘自【正點原子】DFZU2EG_4EV MPSoC之嵌入式Vitis開發(fā)指南

    【正點原子FPGA連載】第二十章AXI4接口之DDR讀寫實驗 摘自【正點原子】DFZU2EG_4EV MPSoC之嵌入式Vitis開發(fā)指南

    1)實驗平臺:正點原子MPSoC開發(fā)板 2)平臺購買地址:https://detail.tmall.com/item.htm?id=692450874670 3)全套實驗源碼+手冊+視頻下載地址: http://www.openedv.com/thread-340252-1-1.html Xilinx從Spartan-6和Virtex-6系列開始使用AXI協(xié)議來連接IP核。在ZYNQ MPSOC器件中,Xilinx在IP核中繼續(xù)使用AXI協(xié)議。本章

    2024年02月02日
    瀏覽(24)

覺得文章有用就打賞一下文章作者

支付寶掃一掃打賞

博客贊助

微信掃一掃打賞

請作者喝杯咖啡吧~博客贊助

支付寶掃一掃領取紅包,優(yōu)惠每天領

二維碼1

領取紅包

二維碼2

領紅包