国产无码综合区,色欲AV无码国产永久播放,无码天堂亚洲国产AV,国产日韩欧美女同一区二区

<address id="pbgtp"><pre id="pbgtp"><pre id="pbgtp"></pre></pre></address>

基于FPGA的數(shù)字時(shí)鐘（使用vivado）

2年前作者：guanchunwk分類：Toy博客閱讀(24)違法舉報(bào)

這篇具有很好參考價(jià)值的文章主要介紹了基于FPGA的數(shù)字時(shí)鐘（使用vivado）。希望對大家有所幫助。如果存在錯誤或未考慮完全的地方，請大家不吝賜教，您也可以點(diǎn)擊"舉報(bào)違法"按鈕提交疑問。

基于FPGA的數(shù)字時(shí)鐘（使用vivado）

使用兩個(gè)四位數(shù)碼管，可以實(shí)現(xiàn)時(shí)鐘分鐘秒鐘顯示，高兩位設(shè)置不顯示。

換了一個(gè)新開發(fā)板，nexys4ddr，資料不多，最多使用的就是一本英文Reference Manual。

其實(shí)是老師覺得我計(jì)數(shù)器還差點(diǎn)，得再練練。

原件選擇

Digilent NEXYS4DDR

Vivado2018.3

設(shè)計(jì)方案

60進(jìn)制秒鐘計(jì)數(shù)然后進(jìn)1分鐘

60進(jìn)制分鐘計(jì)數(shù)然后進(jìn)1小時(shí)

設(shè)計(jì)思想

1、設(shè)計(jì)時(shí)鐘一，用于計(jì)數(shù)器計(jì)一秒，根據(jù)芯片晶振選擇計(jì)算

2、設(shè)計(jì)時(shí)鐘二，用于計(jì)數(shù)60秒

3、設(shè)計(jì)時(shí)鐘三，用于計(jì)數(shù)60分

4、設(shè)計(jì)時(shí)鐘四，用于計(jì)數(shù)24時(shí)

5、設(shè)計(jì)時(shí)鐘五，用于選擇數(shù)碼管刷新頻率

代碼

module	clock(
		input			sclk					,
		input			s_rst_n					,
		input			YEAR					,
		input			MONTH					,
		input			DAY						,
		
		output	reg		[7:0]	SEG				,
		output	reg		[7:0]	SMG					
);
localparam		DELAY_1S			=			'd9_999_999;
localparam		DELAY_1M			=			'd59;
localparam		DELAY_1H			=			'd59;
localparam		DELAY_1D			=			'd23;
localparam		DELAY_10MS  		=			'd199_999;

reg		[3:0]			TIME_8					;

reg		[25:0]			cnt_1s					;
reg		[5:0]			cnt_1m					;
reg		[5:0]			cnt_1h					;
reg		[4:0]			cnt_1d					;

reg		[18:0]			cnt_10ms				;

reg		[7:0]			SEG1					;
reg		[7:0]			SEG2					;
reg		[7:0]			SEG3					;
reg		[7:0]			SEG4					;
reg		[7:0]			SEG5					;
reg		[7:0]			SEG6					;
reg		[7:0]			SEG7					;
reg		[7:0]			SEG8					;

localparam		NULL				=			8'b1111_1111;
localparam		num0				=			8'b1100_0000;
localparam		num9				=           8'b1001_0000;
localparam		num8				=           8'b1000_0000;
localparam		num7				=           8'b1111_1000;
localparam		num6				=           8'b1000_0010;
localparam		num5				=           8'b1001_0010;
localparam		num4				=           8'b1001_1001;
localparam		num3				=           8'b1011_0000;
localparam		num2				=           8'b1010_0100;
localparam		num1				=           8'b1111_1001;
//秒計(jì)時(shí)
always @ (posedge sclk or negedge s_rst_n)	
begin
		if(s_rst_n == 1'b0)
				cnt_1s		<=			'd0;				
		else if (cnt_1s == DELAY_1S)				
				cnt_1s		<=			'd0;
		else  
				cnt_1s 	<=			cnt_1s + 1'b1;
end
//分計(jì)時(shí)
always @ (posedge sclk or negedge s_rst_n)	
begin
		if(s_rst_n == 1'b0)
				cnt_1m		<=			'd0;				
		else if (cnt_1s == DELAY_1S && cnt_1m == DELAY_1M)				
				cnt_1m		<=			'd0;
		else if (cnt_1s == DELAY_1S) 
				cnt_1m 	<=			cnt_1m + 1'b1;
end
//時(shí)計(jì)時(shí)
always @ (posedge sclk or negedge s_rst_n)	
begin
		if(s_rst_n == 1'b0)
				cnt_1h		<=			'd0;				
		else if (cnt_1s == DELAY_1S && cnt_1m == DELAY_1M && cnt_1h == DELAY_1H)				
				cnt_1h		<=			'd0;
		else if (cnt_1s == DELAY_1S && cnt_1m == DELAY_1M)  
				cnt_1h 	<=			cnt_1h + 1'b1;
end
//天計(jì)時(shí)
always @ (posedge sclk or negedge s_rst_n)	
begin
		if(s_rst_n == 1'b0)
				cnt_1d		<=			'd0;				
		else if (cnt_1s == DELAY_1S && cnt_1m == DELAY_1M && cnt_1h == DELAY_1H && cnt_1d == DELAY_1D)	
				cnt_1d		<=			'd0;
		else if (cnt_1s == DELAY_1S && cnt_1m == DELAY_1M && cnt_1h == DELAY_1H)  
				cnt_1d 	<=			cnt_1d + 1'b1;
end
//數(shù)碼管刷新
always @ (posedge sclk or negedge s_rst_n)	
begin
		if(s_rst_n == 1'b0)
				cnt_10ms		<=			'd0;				
		else if (cnt_10ms == DELAY_10MS)				
				cnt_10ms		<=			'd0;
		else  
				cnt_10ms 	<=			cnt_10ms + 1'b1;
end
//位選1
always @ (posedge sclk or negedge s_rst_n)	
begin
		if(s_rst_n == 1'd0)				
				TIME_8	<=			1'd0;
		else if (TIME_8 == 8 && cnt_10ms == DELAY_10MS)				
				TIME_8	<=			1'd1;				
		else  if (cnt_10ms == DELAY_10MS) 
				TIME_8  	<=			TIME_8 + 1'd1;
end
//位選2
always @ (posedge sclk or negedge s_rst_n)	
begin
		if(s_rst_n == 1'd0)				
				SEG		<=			8'b0000_0000;			
		else if (TIME_8 == 01)
				SEG		<=			8'b1111_1110;
		else if (TIME_8 == 02)
				SEG		<=			8'b1111_1101;
		else if (TIME_8 == 03)
				SEG		<=			8'b1111_1011;
		else if (TIME_8 == 04)
				SEG		<=			8'b1111_0111;
		else if (TIME_8 == 05)
				SEG		<=			8'b1110_1111;
		else if (TIME_8 == 06)
				SEG		<=			8'b1101_1111;
		else if (TIME_8 == 07)
				SEG		<=			8'b1011_1111;
		else if (TIME_8 == 08)
				SEG		<=			8'b0111_1111;
end
//段選
always @ (posedge sclk or negedge s_rst_n)	
begin
		if(s_rst_n == 1'd0)				
				SMG 	<=			8'b0000_0000;			
		else if (TIME_8 == 01)
				SMG 	<=			SEG4;		
		else if (TIME_8 == 02)
				SMG 	<=			SEG3;		
		else if (TIME_8 == 03)
				SMG 	<=			SEG2;		
		else if (TIME_8 == 04)
				SMG 	<=			SEG1;
		else if (TIME_8 == 05)
				SMG 	<=			SEG6;
		else if (TIME_8 == 06)
				SMG 	<=			SEG5;
		else if (TIME_8 == 07)
				SMG 	<=			NULL;
		else if (TIME_8 == 08)
				SMG 	<=			NULL;
								
end
//秒顯示
always@(*)
begin		
			case(cnt_1m)
				00:						{SEG3,SEG4}	<={num0,num0};
				01:						{SEG3,SEG4}	<={num0,num1};
				02:						{SEG3,SEG4}	<={num0,num2};	
				03:						{SEG3,SEG4}	<={num0,num3};	
				04:						{SEG3,SEG4}	<={num0,num4};	
				05:						{SEG3,SEG4}	<={num0,num5};	
				06:						{SEG3,SEG4}	<={num0,num6};	
				07:						{SEG3,SEG4}	<={num0,num7};	
				08:						{SEG3,SEG4}	<={num0,num8};	
				09:						{SEG3,SEG4}	<={num0,num9};
				
				10:						{SEG3,SEG4}	<={num1,num0};	
				11:						{SEG3,SEG4}	<={num1,num1};	
				12:						{SEG3,SEG4}	<={num1,num2};	
				13:						{SEG3,SEG4}	<={num1,num3};	
				14:						{SEG3,SEG4}	<={num1,num4};	
				15:						{SEG3,SEG4}	<={num1,num5};	
				16:						{SEG3,SEG4}	<={num1,num6};	
				17:						{SEG3,SEG4}	<={num1,num7};	
				18:						{SEG3,SEG4}	<={num1,num8};	
				19:						{SEG3,SEG4}	<={num1,num9};
				
				20:						{SEG3,SEG4}	<={num2,num0};	
				21:						{SEG3,SEG4}	<={num2,num1};
				22:						{SEG3,SEG4}	<={num2,num2};				
				23:						{SEG3,SEG4}	<={num2,num3};
				24:						{SEG3,SEG4}	<={num2,num4};
				25:						{SEG3,SEG4}	<={num2,num5};	
				26:						{SEG3,SEG4}	<={num2,num6};	
				27:						{SEG3,SEG4}	<={num2,num7};	
				28:						{SEG3,SEG4}	<={num2,num8};	
				29:						{SEG3,SEG4}	<={num2,num9};	
				
				30:						{SEG3,SEG4}	<={num3,num0};				
				31:						{SEG3,SEG4}	<={num3,num1};	
				32:						{SEG3,SEG4}	<={num3,num2};	
				33:						{SEG3,SEG4}	<={num3,num3};	
				34:						{SEG3,SEG4}	<={num3,num4};	
				35:						{SEG3,SEG4}	<={num3,num5};	
				36:						{SEG3,SEG4}	<={num3,num6};	
				37:						{SEG3,SEG4}	<={num3,num7};	
				38:						{SEG3,SEG4}	<={num3,num8};	
				39:						{SEG3,SEG4}	<={num3,num9};	
				
				40:						{SEG3,SEG4}	<={num4,num0};					
				41:						{SEG3,SEG4}	<={num4,num1};	
				42:						{SEG3,SEG4}	<={num4,num2};	
				43:						{SEG3,SEG4}	<={num4,num3};	
				44:						{SEG3,SEG4}	<={num4,num4};	
				45:						{SEG3,SEG4}	<={num4,num5};	
				46:						{SEG3,SEG4}	<={num4,num6};	
				47:						{SEG3,SEG4}	<={num4,num7};	
				48:						{SEG3,SEG4}	<={num4,num8};	
				49:						{SEG3,SEG4}	<={num4,num9};	
				
				50:						{SEG3,SEG4}	<={num5,num0};					
				51:						{SEG3,SEG4}	<={num5,num1};	
				52:						{SEG3,SEG4}	<={num5,num2};	
				53:						{SEG3,SEG4}	<={num5,num3};	
				54:						{SEG3,SEG4}	<={num5,num4};	
				55:						{SEG3,SEG4}	<={num5,num5};	
				56:						{SEG3,SEG4}	<={num5,num6};	
				57:						{SEG3,SEG4}	<={num5,num7};	
				58:						{SEG3,SEG4}	<={num5,num8};	
				59:						{SEG3,SEG4}	<={num5,num9};	
                                                                                     
			endcase
		
end                
//分顯示
always@(*)
begin		
			case(cnt_1h)
				00:						{SEG1,SEG2}	<={num0,num0};
				01:						{SEG1,SEG2}	<={num0,num1};
				02:						{SEG1,SEG2}	<={num0,num2};	
				03:						{SEG1,SEG2}	<={num0,num3};	
				04:						{SEG1,SEG2}	<={num0,num4};	
				05:						{SEG1,SEG2}	<={num0,num5};	
				06:						{SEG1,SEG2}	<={num0,num6};	
				07:						{SEG1,SEG2}	<={num0,num7};	
				08:						{SEG1,SEG2}	<={num0,num8};	
				09:						{SEG1,SEG2}	<={num0,num9};
				
				10:						{SEG1,SEG2}	<={num1,num0};	
				11:						{SEG1,SEG2}	<={num1,num1};	
				12:						{SEG1,SEG2}	<={num1,num2};	
				13:						{SEG1,SEG2}	<={num1,num3};	
				14:						{SEG1,SEG2}	<={num1,num4};	
				15:						{SEG1,SEG2}	<={num1,num5};	
				16:						{SEG1,SEG2}	<={num1,num6};	
				17:						{SEG1,SEG2}	<={num1,num7};	
				18:						{SEG1,SEG2}	<={num1,num8};	
				19:						{SEG1,SEG2}	<={num1,num9};
				
				20:						{SEG1,SEG2}	<={num2,num0};	
				21:						{SEG1,SEG2}	<={num2,num1};
				22:						{SEG1,SEG2}	<={num2,num2};				
				23:						{SEG1,SEG2}	<={num2,num3};
				24:						{SEG1,SEG2}	<={num2,num4};
				25:						{SEG1,SEG2}	<={num2,num5};	
				26:						{SEG1,SEG2}	<={num2,num6};	
				27:						{SEG1,SEG2}	<={num2,num7};	
				28:						{SEG1,SEG2}	<={num2,num8};	
				29:						{SEG1,SEG2}	<={num2,num9};	
				
				30:						{SEG1,SEG2}	<={num3,num0};				
				31:						{SEG1,SEG2}	<={num3,num1};	
				32:						{SEG1,SEG2}	<={num3,num2};	
				33:						{SEG1,SEG2}	<={num3,num3};	
				34:						{SEG1,SEG2}	<={num3,num4};	
				35:						{SEG1,SEG2}	<={num3,num5};	
				36:						{SEG1,SEG2}	<={num3,num6};	
				37:						{SEG1,SEG2}	<={num3,num7};	
				38:						{SEG1,SEG2}	<={num3,num8};	
				39:						{SEG1,SEG2}	<={num3,num9};	
				
				40:						{SEG1,SEG2}	<={num4,num0};					
				41:						{SEG1,SEG2}	<={num4,num1};	
				42:						{SEG1,SEG2}	<={num4,num2};	
				43:						{SEG1,SEG2}	<={num4,num3};	
				44:						{SEG1,SEG2}	<={num4,num4};	
				45:						{SEG1,SEG2}	<={num4,num5};	
				46:						{SEG1,SEG2}	<={num4,num6};	
				47:						{SEG1,SEG2}	<={num4,num7};	
				48:						{SEG1,SEG2}	<={num4,num8};	
				49:						{SEG1,SEG2}	<={num4,num9};	
				
				50:						{SEG1,SEG2}	<={num5,num0};					
				51:						{SEG1,SEG2}	<={num5,num1};	
				52:						{SEG1,SEG2}	<={num5,num2};	
				53:						{SEG1,SEG2}	<={num5,num3};	
				54:						{SEG1,SEG2}	<={num5,num4};	
				55:						{SEG1,SEG2}	<={num5,num5};	
				56:						{SEG1,SEG2}	<={num5,num6};	
				57:						{SEG1,SEG2}	<={num5,num7};	
				58:						{SEG1,SEG2}	<={num5,num8};	
				59:						{SEG1,SEG2}	<={num5,num9};	                                                                                    
			endcase
		
end              
//時(shí)顯示
always@(*)
begin		
			case(cnt_1d)
				00:						{SEG5,SEG6}	<={num0,num0};
				01:						{SEG5,SEG6}	<={num0,num1};
				02:						{SEG5,SEG6}	<={num0,num2};	
				03:						{SEG5,SEG6}	<={num0,num3};	
				04:						{SEG5,SEG6}	<={num0,num4};	
				05:						{SEG5,SEG6}	<={num0,num5};	
				06:						{SEG5,SEG6}	<={num0,num6};	
				07:						{SEG5,SEG6}	<={num0,num7};	
				08:						{SEG5,SEG6}	<={num0,num8};	
				09:						{SEG5,SEG6}	<={num0,num9};										
				10:						{SEG5,SEG6}	<={num1,num0};	
				11:						{SEG5,SEG6}	<={num1,num1};	
				12:						{SEG5,SEG6}	<={num1,num2};	
				13:						{SEG5,SEG6}	<={num1,num3};	
				14:						{SEG5,SEG6}	<={num1,num4};	
				15:						{SEG5,SEG6}	<={num1,num5};	
				16:						{SEG5,SEG6}	<={num1,num6};	
				17:						{SEG5,SEG6}	<={num1,num7};	
				18:						{SEG5,SEG6}	<={num1,num8};	
				19:						{SEG5,SEG6}	<={num1,num9};										 
				20:						{SEG5,SEG6}	<={num2,num0};	
				21:						{SEG5,SEG6}	<={num2,num1};
				22:						{SEG5,SEG6}	<={num2,num2};				
				23:						{SEG5,SEG6}	<={num2,num3};
			endcase
		
end   								

endmodule

實(shí)物展示

由于這個(gè)代碼將速率方法了十倍，故手機(jī)錄像時(shí)，無法捕捉到動態(tài)刷新，只能貼一張圖片了，不能做成pdf。
vivado設(shè)計(jì)時(shí)鐘,嵌入式,FPGA,fpga開發(fā)

小結(jié)

換了開發(fā)板和平臺，vivado編譯一次是真的慢，也得慢慢琢磨。文章來源地址http://www.zghlxwxcb.cn/news/detail-780119.html

到了這里，關(guān)于基于FPGA的數(shù)字時(shí)鐘（使用vivado）的文章就介紹完了。如果您還想了解更多內(nèi)容，請?jiān)谟疑辖撬阉鱐OY模板網(wǎng)以前的文章或繼續(xù)瀏覽下面的相關(guān)文章，希望大家以后多多支持TOY模板網(wǎng)！

本文來自互聯(lián)網(wǎng)用戶投稿，該文觀點(diǎn)僅代表作者本人，不代表本站立場。本站僅提供信息存儲空間服務(wù)，不擁有所有權(quán)，不承擔(dān)相關(guān)法律責(zé)任。如若轉(zhuǎn)載，請注明出處：如若內(nèi)容造成侵權(quán)/違法違規(guī)/事實(shí)不符，請點(diǎn)擊違法舉報(bào)進(jìn)行投訴反饋，一經(jīng)查實(shí)，立即刪除！

分享到：

領(lǐng)支付寶紅包贊助服務(wù)器費(fèi)用

基于FPGA的多功能數(shù)字時(shí)鐘設(shè)計(jì)報(bào)告
作品基于intel Cyclone IV E EP4CE10F17C8 FPGA板卡，主要開發(fā)環(huán)境為Quartus Ⅱ，編程并實(shí)現(xiàn)了多功能溫濕度電子鐘。本作品在實(shí)現(xiàn)顯示實(shí)時(shí)時(shí)間的基礎(chǔ)上，設(shè)計(jì)并完成了設(shè)置鬧鐘、改變鬧鐘鈴聲、顯示實(shí)時(shí)溫度和實(shí)時(shí)濕度、基于以太網(wǎng)通信協(xié)議的實(shí)時(shí)視頻傳輸?shù)裙δ堋Ｔ谖丛O(shè)置鬧鐘時(shí)
2024年02月05日
瀏覽(26)
基于FPGA的多通道數(shù)據(jù)采集系統(tǒng)Verilog設(shè)計(jì)嵌入式
基于FPGA的多通道數(shù)據(jù)采集系統(tǒng)Verilog設(shè)計(jì)嵌入式在本文中，我們將介紹基于FPGA的多通道數(shù)據(jù)采集系統(tǒng)的Verilog設(shè)計(jì)，該系統(tǒng)可用于同時(shí)采集和處理多個(gè)通道的數(shù)據(jù)。我們將詳細(xì)討論系統(tǒng)的設(shè)計(jì)原理和實(shí)現(xiàn)步驟，并提供相應(yīng)的Verilog源代碼。系統(tǒng)概述多通道數(shù)據(jù)采集系統(tǒng)是一種
2024年02月07日
瀏覽(28)
嵌入式課程設(shè)計(jì)-- 電子時(shí)鐘
開發(fā)環(huán)境： Proteus：是比較好的仿真單片機(jī)及外圍器件的工具。 keil5：嵌入式開發(fā)的軟件。原理圖和PCB 圖 : 原理圖：功能和操作說明：本系統(tǒng)以C51單片機(jī)為核心，通過軟件在LCD1602上顯示具體時(shí)間日期的系統(tǒng)。本質(zhì)是一個(gè)簡易電子時(shí)鐘。同時(shí)可以通過4個(gè)按鍵來調(diào)整時(shí)間。在
2024年02月11日
瀏覽(26)
基于FPGA的FIR數(shù)字濾波器設(shè)計(jì)（quartus和vivado程序都有）。
基于FPGA的FIR數(shù)字濾波器設(shè)計(jì)（quartus和vivado程序都有）。附： 1.配套quartus從MATLAB系數(shù)生成直到仿真成功說明文檔。 2.配套仿真出波形（圖1）的視頻。 ? ? ?
2024年02月10日
瀏覽(16)
FPGA時(shí)鐘資源與設(shè)計(jì)方法——Xilinx(Vivado)
1.時(shí)鐘資源包括：時(shí)鐘布線、時(shí)鐘緩沖器（BUFGBUFRBUFIO）、時(shí)鐘管理器(MMCM/PLL)。 2.時(shí)鐘類型有三種：全局時(shí)鐘，可以驅(qū)動整個(gè)內(nèi)核上的同步邏輯；局部時(shí)鐘，可以驅(qū)動特定和相鄰區(qū)域的邏輯；IO時(shí)鐘，可以驅(qū)動某個(gè)IO的特定邏輯。 3.混合模式時(shí)鐘管理器（MMCM）和數(shù)字時(shí)鐘管理
2024年02月22日
瀏覽(24)
FPGA多功能數(shù)字時(shí)鐘基于Quartus實(shí)現(xiàn)設(shè)計(jì)與仿真華南師范大學(xué)數(shù)電綜設(shè)
專業(yè)：通信工程學(xué)號：__ 姓名：龔易乾___指導(dǎo)老師：電子與信息工程學(xué)院 2023年2月有任何疑問可以聯(lián)系郵箱：codealan@qq.com 項(xiàng)目倉庫地址：https://github.com/CodeAlanqian/e-clock github倉庫地址熟練掌握Quartus等EDA設(shè)計(jì)與仿真工具，掌握多路選擇器、N進(jìn)制計(jì)數(shù)器、顯示譯碼電路、開關(guān)
2024年02月12日
瀏覽(39)
基于vivado（語言Verilog）的FPGA學(xué)習(xí)（5）——跨時(shí)鐘處理
慢時(shí)鐘到快時(shí)鐘一般都不需要處理，關(guān)鍵需要解決從快時(shí)鐘到慢時(shí)鐘的問題，因?yàn)榭赡軙┬盘柣蛘呤д?，比如?第一種辦法是開環(huán)解決方案，也就是人為設(shè)置目標(biāo)信號脈寬大于1.5倍的周期。但是容易和設(shè)計(jì)要求沖突所以第二個(gè)大方法是閉環(huán)解決方案，也就是從改善同步方
2024年02月03日
瀏覽(22)
FPGA項(xiàng)目設(shè)計(jì)：數(shù)字時(shí)鐘
項(xiàng)目要求：設(shè)計(jì)一個(gè)數(shù)字時(shí)鐘，數(shù)碼管前兩位顯示小時(shí)，數(shù)碼管中間兩位顯示分鐘，數(shù)碼管后面兩位顯示秒。項(xiàng)目設(shè)計(jì)：系統(tǒng)框架圖：計(jì)數(shù)模塊時(shí)序圖：代碼實(shí)現(xiàn)：計(jì)數(shù)模塊：數(shù)碼管顯示模塊：頂層文件：
2024年02月14日
瀏覽(30)
應(yīng)屆生談薪技巧和注意事項(xiàng)，怎么為自己多爭取1~2k（FPGA，芯片談薪，數(shù)字IC，嵌入式，模擬IC，F(xiàn)PGA探索者）
? 找工作的終極目標(biāo)：談薪！談高薪！今天【FPGA探索者】給大家分享一下談薪的技巧和注意事項(xiàng)，別被HR輕易壓價(jià)。 ??本文適用人群：應(yīng)屆畢業(yè)生。 FPGA探索者 FPGA+數(shù)字IC筆試面試，無線通信物理層及數(shù)字信號處理，半導(dǎo)體芯片行業(yè)求職，校招社招實(shí)習(xí)，職場趣事，行業(yè)動
2024年01月25日
瀏覽(28)
FPGA課程設(shè)計(jì)——數(shù)字電子時(shí)鐘VERILOG（基于正點(diǎn)原子新起點(diǎn)開發(fā)板，支持8位或6位共陽極數(shù)碼管顯示時(shí)分秒毫秒，可校時(shí)，可設(shè)鬧鐘，鬧鐘開關(guān)，led指示）
2019 ? 級 ?? 電子科學(xué)與技術(shù) ? 專業(yè)FPGA課程設(shè)計(jì) 報(bào) ??告 2022??年 5?月 20?日多功能數(shù)字電子鐘的設(shè)計(jì) 摘要電子設(shè)計(jì)自動化（EDA）是一種實(shí)現(xiàn)電子系統(tǒng)或電子產(chǎn)品自動化設(shè)計(jì)的技術(shù)，使用EDA技術(shù)設(shè)計(jì)的結(jié)果既可以用FPGA / CPLD來實(shí)施驗(yàn)證，也可以直接做成專用集成電路(ASIC)。
2024年02月03日
瀏覽(24)