北郵22信通一枚~
跟隨課程進度更新北郵信通院數(shù)字系統(tǒng)設計的筆記、代碼和文章
持續(xù)關注作者 迎接數(shù)電實驗學習~
獲取更多文章，請訪問專欄：
北郵22級信通院數(shù)電實驗_青山如墨雨如畫的博客-CSDN博客
注意：本篇文章所有絕對路徑的展示都來自上一篇博客
北郵22級信通院數(shù)電：Verilog-FPGA（2）modelsim北郵信通專屬下載、破解教程_青山如墨雨如畫的博客-CSDN博客
目錄
操作步驟及批注
步驟一
步驟二
*批注
*批注
*批注
*批注
步驟三
步驟四
*批注：
*幾種常見問題
*1.Unable to checkout a license.
*問題描述
*解決方法
*2.objects和process中都沒有東西
*問題描述
*解決方法
*情況1：
*解決辦法：
*情況2：
*解決方案：
接操作步驟與批注
步驟五?
*批注
步驟六
步驟七
步驟八
步驟九
說明：本篇博客一共有兩套目錄，不帶“*”的一套目錄是正常流程，帶“*”的一套目錄是小編自己的批注和遇到的問題及解決方案~
如果讀者沒有根據(jù)上一篇博客進行配置， 請讀者按照自己的實際路徑自行配置。
操作步驟及批注
步驟一
選擇菜單欄Assignments→Settings 或 工具欄中Settings按鈕，進入設置界面。
步驟二
選擇菜單欄Simulation選項，單選Compile test bench，點擊Test Benches，在彈出的對話框中點擊New，填寫Test bench name，按照目錄添加測試文件，如下圖標識順序，最后點擊OK回到設計界面。
*批注
Test Bench Name必須和測試文件名一致。比如第二個.v文件的名字是LED_shining_tb，那么這個?Test Bench Name就必須是LED_shining_tb。
*批注
Add Files的時候，找到你的LED_shining_tb.v文件所在的位置。一般在D:\intelFPGA_lite\22.1std\quartus\bin64中，看你LED_shining_tb.v原先存放在哪里了。
*批注
一定要點“Add”！??！之后一直點“OK”。
*批注
最后在“compile test bench”后面你就可以看到這樣的效果：
步驟三
選擇菜單欄Tools→Run Simulation Tool→RTL Simulation選項 或 工具欄中RTL Simulation按鈕，Quartus軟件會自動啟動Modelsim軟件。
?
步驟四
Modelsim軟件啟動后自動完成代碼編譯，界面如下圖。
*批注：
*幾種常見問題
*1.Unable to checkout a license.
*問題描述
modelsim顯示
Unable to checkout a license. Make sure your license file environment variable (e.g, LM LICENSE FILE)is set correctly and then run lmutil lmdiag' to diagnose the problem.
有些同學按照上面的步驟走完之后，運行 RTL simulation會跳出這個界面，仿真無法繼續(xù)進行。
*解決方法
重啟。
?好幾個同學遇到了這個問題，都按照這個方法解決了。親測有效。
*2.objects和process中都沒有東西
*問題描述
運行之后，transcript中有很多生成的語句，但是objects和process中都沒有東西。這個問題很復雜，目前研究過的幾種可能情況如下：
*解決方法
simulation如果運行成功，transcript最后一行應該為#run -all。如果最后一行不是這個，在transcript中向上翻找。
*情況1：
如果transcript中有紅色字的，注意看報錯信息
*解決辦法：
1.檢查各種名字
????????檢查各種名字，看是不是都一致；各種名字包括：LED_shining_tb模塊名；LED_shining_tb文件名；LED_shining模塊名；LED_shining_uut模塊名；LED_shinig文件名；工程名；在assignments->settings->simulation->compile test bench中添加的文件名和新建的文件名都應該是LED_shining_tb
2.檢查modelsim安裝路徑和引用路徑是否完全一致
注意：本篇文章所有絕對路徑的展示都來自上一篇博客，如果讀者沒有根據(jù)上一篇博客進行配置，請自行找到modelsim安裝包的win64文件夾的絕對位置。
注意：引用路徑能且只能填到win64文件夾！?。。ń^對路徑：D:/modeltech64_2020.4/win64/）
注意：win64后面必須加“/”?。?！
3.檢查所有和仿真相關的編譯器是不是都是modelsim
具體包括：
?
*情況2：
如果transcript里沒有紅色字且沒有報錯信息，modelsim能運行但object和process全為空
*解決方案：
assignments->settings->simulation應該沒配或者沒配對。
接操作步驟與批注
步驟五?
選擇需要觀察波形的信號，點擊右鍵，在彈出的右鍵菜單中選擇Add Wave，這樣就將對應信號添加至Wave窗口。
*批注
選中之后Ctrl+W也行。
步驟六
在wave窗口點擊stop
步驟七
步驟八
按1、2順序執(zhí)行?
?
步驟九
一直點縮小窗口，直到圖像正確為止。
也可以繼續(xù)run。
文章來源：http://www.zghlxwxcb.cn/news/detail-722901.html
?
文章來源地址http://www.zghlxwxcb.cn/news/detail-722901.html
到了這里，關于北郵22級信通院數(shù)電：Verilog-FPGA（3）實驗“跑通第一個例程”modelsim仿真及遇到的問題匯總（持續(xù)更新中）的文章就介紹完了。如果您還想了解更多內容，請在右上角搜索TOY模板網以前的文章或繼續(xù)瀏覽下面的相關文章，希望大家以后多多支持TOY模板網！
