国产 无码 综合区,色欲AV无码国产永久播放,无码天堂亚洲国产AV,国产日韩欧美女同一区二区

基于Verilog的74HC138的三種描述方法

這篇具有很好參考價(jià)值的文章主要介紹了基于Verilog的74HC138的三種描述方法。希望對(duì)大家有所幫助。如果存在錯(cuò)誤或未考慮完全的地方,請(qǐng)大家不吝賜教,您也可以點(diǎn)擊"舉報(bào)違法"按鈕提交疑問。

74HC138的三種描述方法

一、實(shí)驗(yàn)?zāi)康模?br> 分別用行為描述、數(shù)據(jù)流描述和結(jié)構(gòu)描述三種方法描述74HC138,并分別進(jìn)行仿真分析,同時(shí)對(duì)比綜合出的RTL電路,總結(jié)每種綜合電路的特點(diǎn)。
二、實(shí)驗(yàn)內(nèi)容

1、行為描述:

(1) 描述代碼
基于Verilog的74HC138的三種描述方法,Quartus II,fpga開發(fā),物聯(lián)網(wǎng),c語言

(2)綜合出的RTL電路
基于Verilog的74HC138的三種描述方法,Quartus II,fpga開發(fā),物聯(lián)網(wǎng),c語言

(3) 仿真分析
基于Verilog的74HC138的三種描述方法,Quartus II,fpga開發(fā),物聯(lián)網(wǎng),c語言

2、數(shù)據(jù)流描述:

(1)描述代碼
基于Verilog的74HC138的三種描述方法,Quartus II,fpga開發(fā),物聯(lián)網(wǎng),c語言

(2)綜合出的RTL電路
基于Verilog的74HC138的三種描述方法,Quartus II,fpga開發(fā),物聯(lián)網(wǎng),c語言

(3)仿真分析
基于Verilog的74HC138的三種描述方法,Quartus II,fpga開發(fā),物聯(lián)網(wǎng),c語言

3、結(jié)構(gòu)描述

(1)描述代碼
基于Verilog的74HC138的三種描述方法,Quartus II,fpga開發(fā),物聯(lián)網(wǎng),c語言

(2)綜合出的RTL電路

基于Verilog的74HC138的三種描述方法,Quartus II,fpga開發(fā),物聯(lián)網(wǎng),c語言

(3)仿真分析
基于Verilog的74HC138的三種描述方法,Quartus II,fpga開發(fā),物聯(lián)網(wǎng),c語言

三、實(shí)驗(yàn)測(cè)試

令使能端S1S2S3=100有效,
當(dāng)輸入端為000,Y0輸出低電平;
當(dāng)輸入端為001,Y1輸出低電平;
當(dāng)輸入端為010,Y2輸出低電平;
當(dāng)輸入端為011,Y3輸出低電平;
當(dāng)輸入端為100,Y4輸出低電平;
當(dāng)輸入端為101,Y5輸出低電平;
當(dāng)輸入端為110,Y6輸出低電平;
當(dāng)輸入端為111,Y7輸出低電平;
與理論結(jié)果一致,可知測(cè)試結(jié)果正確。

四、實(shí)驗(yàn)總結(jié)
由RTL電路可知,
行為描述的電路結(jié)構(gòu)最為抽象,一般不考慮其實(shí)現(xiàn)方法。數(shù)據(jù)流描述采用連續(xù)賦值語句,適用于描述組合邏輯器件。
結(jié)構(gòu)描述是最接近實(shí)際硬件結(jié)構(gòu)的表述方式,類似于原理圖設(shè)計(jì)。文章來源地址http://www.zghlxwxcb.cn/news/detail-713929.html

到了這里,關(guān)于基于Verilog的74HC138的三種描述方法的文章就介紹完了。如果您還想了解更多內(nèi)容,請(qǐng)?jiān)谟疑辖撬阉鱐OY模板網(wǎng)以前的文章或繼續(xù)瀏覽下面的相關(guān)文章,希望大家以后多多支持TOY模板網(wǎng)!

本文來自互聯(lián)網(wǎng)用戶投稿,該文觀點(diǎn)僅代表作者本人,不代表本站立場(chǎng)。本站僅提供信息存儲(chǔ)空間服務(wù),不擁有所有權(quán),不承擔(dān)相關(guān)法律責(zé)任。如若轉(zhuǎn)載,請(qǐng)注明出處: 如若內(nèi)容造成侵權(quán)/違法違規(guī)/事實(shí)不符,請(qǐng)點(diǎn)擊違法舉報(bào)進(jìn)行投訴反饋,一經(jīng)查實(shí),立即刪除!

領(lǐng)支付寶紅包贊助服務(wù)器費(fèi)用

相關(guān)文章

  • 【FPGA】Verilog描述電路的三種方式(結(jié)構(gòu)化、數(shù)據(jù)流和行為化)

    【FPGA】Verilog描述電路的三種方式(結(jié)構(gòu)化、數(shù)據(jù)流和行為化)

    眾所周知,Verilog是作為一種HDL(Hardware Description Language,硬件描述語言)出現(xiàn)的,它的主要功能是在不同的抽象層級(jí)上描述電路,從而實(shí)現(xiàn)電路設(shè)計(jì)。那么到底該如何描述電路?Verilog提供了3種不同的方式: 結(jié)構(gòu)化描述方式(結(jié)構(gòu)模型,Structural Modeling) 數(shù)據(jù)流描述方式(數(shù)

    2024年01月18日
    瀏覽(29)
  • 74HC595D介紹與實(shí)現(xiàn)(C語言與verilog實(shí)現(xiàn))

    74HC595D介紹與實(shí)現(xiàn)(C語言與verilog實(shí)現(xiàn))

    8位串行輸入 8位可串行或并行輸出 具有3種狀態(tài)輸出的存儲(chǔ)寄存器 具有復(fù)位功能的移位寄存器 具有串行輸入(DS)和串行輸出(Q7S)來級(jí)聯(lián)的功能。 移位寄存器和存儲(chǔ)寄存器的時(shí)鐘可分開控制。 引腳名 引腳號(hào) 說明 Q0、Q1、Q2、Q3、Q4、Q5、Q6、Q7 15,1,2,3,4,5,6,7 并行數(shù)據(jù)輸出 Q7

    2024年02月17日
    瀏覽(18)
  • 74LS595 74HC595使用方法以及驅(qū)動(dòng)數(shù)碼管顯示(附:使用代碼)

    74LS595 74HC595使用方法以及驅(qū)動(dòng)數(shù)碼管顯示(附:使用代碼)

    由于74HC595與74LS595功能是一樣的沒有區(qū)別。LS和HC代表不同工作速度,HC代表CMOS芯片電路中工作速度最高的產(chǎn)品,LS表示普及、通用型產(chǎn)品。其驅(qū)動(dòng)方法也是一樣的。 74LS595是串行輸入并行輸出的器件,可以串聯(lián)使用,達(dá)到引腳拓展的目的。主要引用在數(shù)碼管的驅(qū)動(dòng),點(diǎn)陣的驅(qū)動(dòng)

    2024年02月06日
    瀏覽(110)
  • 單片機(jī)(二):3個(gè)IO擴(kuò)展n*8個(gè)IO,基于74hc595與74hc165的8x8矩陣鍵盤

    單片機(jī)(二):3個(gè)IO擴(kuò)展n*8個(gè)IO,基于74hc595與74hc165的8x8矩陣鍵盤

    3個(gè)IO通過一片74hc595擴(kuò)展8個(gè)輸出IO,3個(gè)IO通過一片74hc1655擴(kuò)展8個(gè)輸入IO,最終成為8X8的矩陣鍵盤。對(duì)于普通的矩陣鍵盤,再加入防止鬼鍵、消抖和按下與松開識(shí)別。 74HC595是一個(gè)8位串行輸入、并行輸出的移位緩存器。通俗的來講就是在輸入時(shí)鐘的上升沿?cái)?shù)據(jù)輸入端的數(shù)據(jù)可以位

    2024年02月10日
    瀏覽(27)
  • 74HC595工作原理及FPGA實(shí)現(xiàn)數(shù)碼管驅(qū)動(dòng)方法

    74HC595工作原理及FPGA實(shí)現(xiàn)數(shù)碼管驅(qū)動(dòng)方法

    ?74HC595,移位寄存器,串行輸入,8位并行輸出,一般用于數(shù)碼管電路以減少使用的IO口數(shù)量。 管腳介紹: Q0~Q7 :八位并行輸出位 Q7\\\'? ? ? ?:? 級(jí)聯(lián)位,若輸入位數(shù)大于8位,先進(jìn)入的位會(huì)從此口連續(xù)輸出,用于多片之間的級(jí)聯(lián) VCC GND 不多介紹 Ds? ? ? ? :? 串行數(shù)據(jù)輸入位

    2023年04月08日
    瀏覽(16)
  • OpenCV函數(shù)應(yīng)用:基于二值圖像的三種孔洞填充方法記錄(附python,C++代碼)

    OpenCV函數(shù)應(yīng)用:基于二值圖像的三種孔洞填充方法記錄(附python,C++代碼)

    函數(shù)系列: OpenCV函數(shù)簡(jiǎn)記_第一章數(shù)字圖像的基本概念(鄰域,連通,色彩空間) OpenCV函數(shù)簡(jiǎn)記_第二章數(shù)字圖像的基本操作(圖像讀寫,圖像像素獲取,圖像ROI獲取,圖像混合,圖形繪制) OpenCV函數(shù)簡(jiǎn)記_第三章數(shù)字圖像的濾波處理(方框,均值,高斯,中值和雙邊濾波) OpenC

    2024年02月05日
    瀏覽(30)
  • 設(shè)計(jì)分享|74LS138譯碼器實(shí)現(xiàn)流水燈

    設(shè)計(jì)分享|74LS138譯碼器實(shí)現(xiàn)流水燈

    具體實(shí)現(xiàn)功能: 74LS138譯碼器實(shí)現(xiàn)流水燈的控制。 設(shè)計(jì)介紹 51單片機(jī)簡(jiǎn)介 51單片是一種低功耗、高性能CMOS-8位微控制器,具有8K可編程Flash存儲(chǔ)器,使得其為眾多嵌入式控制應(yīng)用系統(tǒng)提供高靈活、超有效的解決方案。 51系列單片機(jī)具有以下標(biāo)準(zhǔn)功能: 8k字節(jié)Flash,512字節(jié)RAM,

    2024年02月06日
    瀏覽(21)
  • 3線8線譯碼器74LS138設(shè)計(jì)VHDL代碼74138

    3線8線譯碼器74LS138設(shè)計(jì)VHDL代碼74138

    名稱:3線8線譯碼器74LS138設(shè)計(jì) 軟件:QuartusII 語言:VHDL 代碼功能: 3線8線譯碼器74LS138的設(shè)計(jì) 使用VHDL代碼 74138 演示視頻:74LS1383線8線譯碼器74LS138設(shè)計(jì) FPGA代碼Verilog/VHDL代碼資源下載網(wǎng):www.hdlcode.com 代碼下載: 74LS1383線8線譯碼器74LS138設(shè)計(jì)(代碼在文末付費(fèi)下載)軟件:Quar

    2024年02月03日
    瀏覽(30)
  • 北郵數(shù)電實(shí)驗(yàn)作業(yè)參考 #利用74LS138實(shí)現(xiàn)全加器

    北郵數(shù)電實(shí)驗(yàn)作業(yè)參考 #利用74LS138實(shí)現(xiàn)全加器

    各位好我是Toporanger? 本人只會(huì)寫代碼 不會(huì)教人 畢竟自己的代碼也是改來改去最終成功的 如果有不夠精簡(jiǎn)的地方還請(qǐng)見諒? 我會(huì)先貼下代碼 然后貼上管腳的綁定圖? 無論是拿來救急還是作為參考都希望幫助到你們 題目: 1.? 用 Verilog HDL 設(shè)計(jì)一個(gè) 3-8 譯碼器 74LS138 ,并用該譯碼

    2024年04月22日
    瀏覽(17)
  • 基于FPGA的音樂噴泉控制Verilog代碼Quartus仿真

    基于FPGA的音樂噴泉控制Verilog代碼Quartus仿真

    名稱:基于FPGA的音樂噴泉控制Verilog代碼Quartus仿真(文末獲取) 軟件:Quartus 語言:Verilog 代碼功能: 基于FPGA的音樂噴泉控制 1、具有啟動(dòng)控制按鍵,按下后開始 2、噴泉具有6個(gè)噴嘴,可以手動(dòng)切換三種工作模式 3、輸入的音樂信號(hào)分為低音、中音、高音 4、將輸入的音轉(zhuǎn)換為

    2024年02月22日
    瀏覽(19)

覺得文章有用就打賞一下文章作者

支付寶掃一掃打賞

博客贊助

微信掃一掃打賞

請(qǐng)作者喝杯咖啡吧~博客贊助

支付寶掃一掃領(lǐng)取紅包,優(yōu)惠每天領(lǐng)

二維碼1

領(lǐng)取紅包

二維碼2

領(lǐng)紅包