站在一個(gè)IC前端設(shè)計(jì)人員的角度學(xué)習(xí)DFT基礎(chǔ)知識(shí)，概念。

· 驗(yàn)證和測(cè)試的區(qū)別。

驗(yàn)證主要是確認(rèn)功能，時(shí)序是否滿足要求，一般在仿真環(huán)境中，輸入激勵(lì)，分析響應(yīng)。根據(jù)驗(yàn)證階段可以分為功能仿真，門級(jí)仿真，版圖后仿真。

然而在芯片制造過程中，受到各種不確定因素的影響，制造出來(lái)的芯片并不完全都能正常工作，檢測(cè)出有制造缺陷的芯片就是測(cè)試的范疇。測(cè)試要檢查的不是設(shè)計(jì)的功能錯(cuò)誤，而是芯片生產(chǎn)過程中引入的電路結(jié)構(gòu)上的制造缺陷。對(duì)測(cè)試工程師來(lái)說，一塊芯片的功能，用途都不重要，那些實(shí)在設(shè)計(jì)階段由前端設(shè)計(jì)人員保證的內(nèi)容。

為什么需要DFT。（Design For Test）

因?yàn)樾酒O(shè)計(jì)規(guī)模越來(lái)越大，測(cè)試成本不斷提高，封裝后的芯片還要經(jīng)過ATE（Auto Test Equipment）自動(dòng)測(cè)試機(jī)臺(tái)的檢查后，才能夠確保芯片質(zhì)量，交付客戶。測(cè)試機(jī)臺(tái)的測(cè)試激勵(lì)如果人為設(shè)定的話，很難保證故障覆蓋率。為了方便測(cè)試激勵(lì)的生成，在設(shè)計(jì)階段就有意識(shí)的加入一定用于測(cè)試的附加邏輯，從而在測(cè)試階段就能夠通過ATPG（Auto Test Pattern General）自動(dòng)生成測(cè)試向量，作為ATE的輸入，同時(shí)產(chǎn)生期待值和ATE的輸出比較，得到測(cè)試結(jié)果。完備的DGT設(shè)計(jì)可以提供高故障覆蓋率的測(cè)試激勵(lì)，保證芯片良率。

DFT的工作包括
? ? -- 在項(xiàng)目初期規(guī)劃DFT架構(gòu)；
? ? -- 在RTL級(jí)別設(shè)計(jì)測(cè)試電路；
? ? -- 在驗(yàn)證階段驗(yàn)證測(cè)試電路；
? ? -- 在synthesis階段實(shí)現(xiàn)測(cè)試邏輯的插入；
? ? -- 在測(cè)試階段提供測(cè)試向量

DFT能夠縮短上市時(shí)間，降低測(cè)試費(fèi)用，提高故障覆蓋率（提高產(chǎn)品質(zhì)量）

這些激勵(lì)可以是直接的測(cè)試內(nèi)容（Scan激勵(lì)），也可以是觸發(fā)芯片內(nèi)部bist的激勵(lì)。

· Scan設(shè)計(jì)

基于掃描設(shè)計(jì)是可測(cè)試性設(shè)計(jì)中最常用的一種方法。在綜合階段把普通觸發(fā)器替換為既有掃描能力的觸發(fā)器，即觸發(fā)器的輸入端增加了一個(gè)選擇器，Select端是測(cè)試使能端。讓后把替換后的觸發(fā)器連接起來(lái)形成掃描鏈。

?掃描設(shè)計(jì)分為兩種：全掃描，部分掃描。

全掃描指把電路中所有的觸發(fā)器替換為掃描觸發(fā)器，并把他們連接在一起構(gòu)成掃描鏈。

部分掃描是把只替換電路中的部分觸發(fā)器。

掃描觸發(fā)器會(huì)增加芯片面積（增加的選擇器，以及布線復(fù)雜性），影響觸發(fā)的延時(shí)。

而全掃描觸發(fā)器可以采用組合ATPG工具生成測(cè)試模式，而部分掃描設(shè)計(jì)只能采用時(shí)序ATPG工具生成測(cè)試模式。時(shí)序ATPG工具相比組合ATPG，運(yùn)行時(shí)間長(zhǎng)幾倍，需要內(nèi)存也大幾倍。

掃描設(shè)計(jì)增加了電路的可觀測(cè)性，電路中插入掃描鏈后，所有時(shí)序單元的D端都是掃描可觀的，Q端是掃描可控節(jié)點(diǎn)。

最初的掃描設(shè)計(jì)是為了解決時(shí)序電路的測(cè)試問題而提出的一種可測(cè)試性設(shè)計(jì)方法。進(jìn)入測(cè)試模式后，選擇Scan_in輸入的激勵(lì)，激勵(lì)通過掃描鏈輸出到Scan_out，輸出如果滿足期待值的話，就說明掃描鏈上的觸發(fā)器都是沒有缺陷器件。

隨著技術(shù)的進(jìn)步，掃描鏈被優(yōu)化到能夠?yàn)殡娐分械慕M合邏輯提供激勵(lì)的加載通道和響應(yīng)的觀測(cè)通道。

掃描測(cè)試的時(shí)序

1）SE=1，進(jìn)入掃描模式，通過掃描移位（shift）操作把設(shè)計(jì)中的時(shí)序單元設(shè)定為Scan_in輸入的數(shù)值，掃描鏈的長(zhǎng)度（Flip Flop的個(gè)數(shù)）決定了這個(gè)過程所需時(shí)鐘cycle數(shù)。電路工作在掃描移動(dòng)測(cè)試狀態(tài)。

2）SE=0，電路工作在正常狀態(tài)(capture)，只法1cycle有效時(shí)鐘觸發(fā)，Scan_in輸入值通過組合邏輯傳到后級(jí)FF被Latch住。

3）SE=1，抓取電路組合部分的響應(yīng)。電路工作在掃描移動(dòng)測(cè)試狀態(tài)(shift out)。把capture狀態(tài)Latch的值通過移位傳到Scan_out端進(jìn)行期待值比較。

需要施加多個(gè)測(cè)試模式時(shí)，前一個(gè)測(cè)試響應(yīng)移出電路的同時(shí)就移入當(dāng)前測(cè)試激勵(lì)。shift in和shift out同時(shí)進(jìn)行。

如果不進(jìn)行第二步的話，數(shù)據(jù)不會(huì)通過組合邏輯，只能檢測(cè)掃描鏈上觸發(fā)器的狀態(tài)。

· 內(nèi)建立自測(cè)試（BIST）Build in self test

????????內(nèi)建自測(cè)試是可測(cè)性設(shè)計(jì)的另一種重要的方法。這種方法的基本思想是由電路自己生 成測(cè)試向量，而不是要求外部施加測(cè)試向量，它依靠自身邏輯來(lái)判斷所得到的測(cè)試結(jié)果是否 是正確的，這樣就大大降低了對(duì)測(cè)試設(shè)備的要求，而且它所要求“借用”的芯片封裝引腳的 數(shù)目要少得多。內(nèi)建自測(cè)試的基本原理如圖所示。 BIST 又分為邏輯內(nèi)建自測(cè)試(LBIST)和存儲(chǔ)器內(nèi)建自測(cè)試（MBIST），MBIST 又分為 RAMBIST 以及 ROMBIST。由于 BIST 要求電路自身生成測(cè)試向量，而隨機(jī)邏輯的測(cè)試向 量生成是非常復(fù)雜，故邏輯內(nèi)建自測(cè)試在實(shí)際中應(yīng)用有限，最常用的是 MBIST。

RAMBIST

由于 RAM 可讀可寫，因此我們要從讀和寫兩個(gè)方面對(duì)它進(jìn)行測(cè)試，因 于 RAM 結(jié)構(gòu)規(guī)整致密，故其測(cè)試向量不像普通電路測(cè)試向量那樣復(fù)雜，RAM 測(cè)試的 關(guān)鍵在于施加測(cè)試向量的時(shí)序上，最常用的是 March 算法。

ROM與 RAM 最大的不同之處是 RAM 可讀可寫，而 ROM 只讀不可寫，ROM 中的信息是由制造廠家做好了的，因此 ROMBIST 與 RAMBIST 的最大不同就是前者沒有向量生成電路， 由于ROM 中的信息是多種多樣，故其響應(yīng)分析是非常復(fù)雜的，通常要用特征分析 器首先對(duì)其響應(yīng)進(jìn)行壓縮得出響應(yīng)特征。

ROM BIST的作用有兩個(gè)：一方面是要驗(yàn)證存儲(chǔ)在ROM中的數(shù)據(jù)是否正確；另一方面是確保能夠準(zhǔn)確讀出存儲(chǔ)器中的信息，而不出現(xiàn)破壞性的讀操作，即在進(jìn)行讀操作時(shí)不會(huì)改 變或毀壞數(shù)據(jù)。ROM測(cè)試也可以采用類似RAM測(cè)試的March算法。

Tips:
[1]DFT的測(cè)試內(nèi)容不同與功能性測(cè)試。
[2]功能性測(cè)試是為了驗(yàn)證設(shè)計(jì)出的是想要的；
[3]DFT測(cè)試是為了檢測(cè)生產(chǎn)出的就是設(shè)計(jì)的。文章來(lái)源地址http://www.zghlxwxcb.cn/news/detail-641193.html

到了這里，關(guān)于DFT基礎(chǔ)知識(shí)整理的文章就介紹完了。如果您還想了解更多內(nèi)容，請(qǐng)?jiān)谟疑辖撬阉鱐OY模板網(wǎng)以前的文章或繼續(xù)瀏覽下面的相關(guān)文章，希望大家以后多多支持TOY模板網(wǎng)！