提示:文章寫完后,目錄可以自動生成,如何生成可參考右邊的幫助文檔文章來源:http://www.zghlxwxcb.cn/news/detail-603367.html
前言
在FPGA經(jīng)驗談系列文章中,我說道我的第一份工作的內(nèi)容:
在第一家公司,使用FPGA主要是進行算法實現(xiàn),要求的主頻不高,資源一般也不太受限制。難點在于算法的理解,性能的提升和以及和軟件的配合等
時鐘不會超過124M,只有一部分邏輯是124M,大部分邏輯還只有62M。Artix-7的片子,資源充足
因此,基本不用考慮出現(xiàn)時序違例,甚至都沒有什么跨時鐘域的場景,基本是代碼隨便寫。
在第二家公司初步接觸到了高速接口的內(nèi)容,時鐘也到了200M,資源也比較緊張,因此經(jīng)常會出現(xiàn)時序不過的情況,但在當時我完全不知道如何去處理這些問題。幸運的是,在第二家公司有一個曾經(jīng)在華為工作十來年的大佬,大佬跟我提到了一個邏輯級數(shù)的概念,也就是這么一提點,為我打開了一扇進階的大門。搞FPGA這么多年,我一直覺得,自從心中開始有了“邏輯級文章來源地址http://www.zghlxwxcb.cn/news/detail-603367.html
到了這里,關于FPGA經(jīng)驗談系列文章——邏輯級數(shù)的文章就介紹完了。如果您還想了解更多內(nèi)容,請在右上角搜索TOY模板網(wǎng)以前的文章或繼續(xù)瀏覽下面的相關文章,希望大家以后多多支持TOY模板網(wǎng)!