AD9361+zedboard(ZYNQ7020)的SDK工程(上)

2年前作者：qq_35398084分類：Toy博客閱讀(26)違法舉報(bào)

這篇具有很好參考價(jià)值的文章主要介紹了AD9361+zedboard(ZYNQ7020)的SDK工程(上)。希望對(duì)大家有所幫助。如果存在錯(cuò)誤或未考慮完全的地方，請(qǐng)大家不吝賜教，您也可以點(diǎn)擊"舉報(bào)違法"按鈕提交疑問。

1.準(zhǔn)備工具

vivado2018.3
HDL源碼：https://wiki.analog.com/resources/fpga/docs/releases
no_os：https://github.com/analogdevicesinc/no-OS
注意：HDL源碼下載的版本要與vivado一致，我這里是2018.3
HDL版本選擇 zedboard ad9361,fpga開發(fā),嵌入式硬件

2.構(gòu)建vivado工程

2.1編譯源文件

解壓下載的HDL文件的壓縮包
zedboard ad9361,fpga開發(fā),嵌入式硬件
進(jìn)入該文件夾C:\AD9361\hdl-hdl_2019_r1\projects\fmcomms5\zc702就是上一步解壓完的那個(gè)文件夾里的路徑，我這用的板子是ZEDBOARD，芯片是ZYNQ7020，所以選的是zc702文件夾。

記事本打上一步文件夾中的makefile文件，可以查看依賴環(huán)境，這里不要關(guān)閉makefile。
zedboard ad9361,fpga開發(fā),嵌入式硬件
進(jìn)入C:\AD9361\hdl-hdl_2019_r1\library的庫文件夾，找到上面makefile的第一項(xiàng)axi_ad9361的庫。雙擊進(jìn)入axi_ad9361庫文件夾，復(fù)制路徑。

在“開始”里找到“Xilinx design tools”下的“vivado2018.3 Tcl shell”，打開后用Linux命令進(jìn)入到上一步的axi_ad9361庫文件夾中，這里的操作是輸入 cd后空格，把上一步復(fù)制的路徑粘貼一下，記得改斜杠為反斜杠，按enter鍵。然后輸入 source ./axi_ad9361_ip.tcl按enter鍵后開始進(jìn)行編譯
zedboard ad9361,fpga開發(fā),嵌入式硬件
編譯完生成“.xpr”文件，這就是vivado的工程文件。還沒完，這只是第一個(gè)依賴庫的編譯，上面makefile中的依賴庫都要編譯依次，編譯步驟就是進(jìn)入對(duì)應(yīng)的依賴庫中，利用source命令編譯帶有**ip.tcl的文件。
zedboard ad9361,fpga開發(fā),嵌入式硬件
2.2接下來就是利用C:\AD9361\hdl-hdl_2019_r1\projects\fmcomms5\zc702的源碼和TCL構(gòu)建vivado工程了。打開vivado2018，在左下角的 tcl console中輸入cd C:\AD9361\hdl-hdl_2019_r1\projects\fmcomms5\zc702

繼續(xù)輸入 source ./system_project.tcl 系統(tǒng)開始編譯生成vivado工程文章來源地址http://www.zghlxwxcb.cn/news/detail-549152.html

到了這里，關(guān)于AD9361+zedboard(ZYNQ7020)的SDK工程(上)的文章就介紹完了。如果您還想了解更多內(nèi)容，請(qǐng)?jiān)谟疑辖撬阉鱐OY模板網(wǎng)以前的文章或繼續(xù)瀏覽下面的相關(guān)文章，希望大家以后多多支持TOY模板網(wǎng)！

本文來自互聯(lián)網(wǎng)用戶投稿，該文觀點(diǎn)僅代表作者本人，不代表本站立場。本站僅提供信息存儲(chǔ)空間服務(wù)，不擁有所有權(quán)，不承擔(dān)相關(guān)法律責(zé)任。如若轉(zhuǎn)載，請(qǐng)注明出處：如若內(nèi)容造成侵權(quán)/違法違規(guī)/事實(shí)不符，請(qǐng)點(diǎn)擊違法舉報(bào)進(jìn)行投訴反饋，一經(jīng)查實(shí)，立即刪除！

分享到：

領(lǐng)支付寶紅包贊助服務(wù)器費(fèi)用

FPGA高端項(xiàng)目：Xilinx Zynq7020 系列FPGA純verilog圖像縮放工程解決方案提供3套工程源碼和技術(shù)支持
FPGA高端項(xiàng)目：Xilinx Zynq7020 系列FPGA純verilog圖像縮放工程解決方案提供3套工程源碼和技術(shù)支持沒玩過圖像縮放都不好意思說自己玩兒過FPGA，這是CSDN某大佬說過的一句話，鄙人深信不疑。。。目前市面上主流的FPGA圖像縮放方案如下： 1：Xilinx的HLS方案，該方案簡單，易于實(shí)現(xiàn)
2024年01月23日
瀏覽(30)
【ALINX】FPGA ZYNQ視頻教程AX7020教程—02_Vivoda初體驗(yàn)LED燈工程
【ALINX】FPGA ZYNQ視頻教程——AX7010/AX7020教程——FPGA實(shí)驗(yàn)篇 File=New Project 工程文件命名：不能出現(xiàn)中文、空格等非法字符選擇芯片型號(hào)：視頻定位鏈接 03:45 AX7020開發(fā)板速度選擇“ -2 ”；型號(hào)選擇“ xc7Z020clg400-2 ” ** Vivado窗口介紹視頻定位鏈接05:44 視頻定位鏈接 08:43 1.選擇點(diǎn)
2024年02月06日
瀏覽(16)
AD936x Evaluation Software生成的腳本轉(zhuǎn)換成Verilog語言/AD9361配置寄存器/AD9361純硬件設(shè)計(jì)/AD9361手把手教程/純Verilog配置AD9361（二）
因最近公司需要，借此機(jī)會(huì)和大家一起學(xué)習(xí)AD9361 制作不易，記得三連哦，給我動(dòng)力，持續(xù)更新! 純Verilog配置AD9361工程文件下載：純Verilog配置AD9361工程? ? ? ? ?提取碼：g9jy? ? ---------------------------------------------------------------------------------------- 因?yàn)锳DI官方，只提供了利用軟件
2024年02月04日
瀏覽(45)
AD9361從入門到入土系列----AD9361工作在LVDS模式的接口規(guī)范
因最近公司需要，借此機(jī)會(huì)和大家一起學(xué)習(xí)AD9361 制作不易，記得三連哦，給我動(dòng)力，持續(xù)更新! 工程文件下載：純硬件SPI配置AD9361? ?提取碼：g9jy 各接口介紹： 1、DATA_CLK 2、FB_CLK 3、RX_FRAME 4、RX_D[5:0] 5、TX_FRAME 6、TX_D[5:0] 7、ENABLE 8、TXNRX -------------------------------------------------
2024年02月07日
瀏覽(16)
AD9361收發(fā)器中文手冊(cè)
因最近公司需要，借此機(jī)會(huì)和大家一起學(xué)習(xí)AD9361 制作不易，記得三連哦，給我動(dòng)力，持續(xù)更新! 工程文件下載：純硬件SPI配置AD9361 ? ?提取碼：g9jy ---------------------------------------------------------------------------------------- ??????? 接收RF信號(hào)，并將其轉(zhuǎn)換成可供BBP使用的數(shù)字?jǐn)?shù)據(jù)
2023年04月19日
瀏覽(27)
【嵌入式開發(fā)-AD19】六文搞定Altium Designer-第一章：AD介紹及原理圖庫的創(chuàng)建
在文章的開頭我想首先簡單介紹一下國產(chǎn)全免費(fèi)EDA軟件，嘉立創(chuàng)EDA。嘉立創(chuàng)EDA擁有網(wǎng)頁版和安裝版兩種模式，網(wǎng)頁版可以實(shí)現(xiàn)工程的多端同步、可以創(chuàng)建工程小組并分配相應(yīng)的權(quán)限，非常方便。如果是簡單的愛好者，我非常推薦使用嘉立創(chuàng)EDA完成相應(yīng)的工程，同時(shí)嘉立創(chuàng)每月
2023年04月22日
瀏覽(87)
無中頻軟件無線電芯片AD9361的基本介紹
AD9361在咱們產(chǎn)品中的很多，這也是一個(gè)很典型軟件無線電芯片架構(gòu)。我們?cè)谶@里從軟件角度簡單介紹一下： ? 拋棄硬件細(xì)節(jié)，對(duì)于我們軟件程序員來說面對(duì)的只有兩個(gè)通路：數(shù)據(jù)通路和控制通路。先說控制通路，通過SPI讀寫AD9361的寄存器實(shí)現(xiàn)對(duì)芯片的控制，在實(shí)際實(shí)現(xiàn)時(shí)候
2024年02月09日
瀏覽(17)
【AD9361 數(shù)字接口CMOS &LVDS&SPI】C 并行數(shù)據(jù) LVDS
接上一部分，AD9361 數(shù)字接口CMOS LVDSSPI LVDS MODE DATA PATH AND CLOCK SIGNALS 以下介紹AD9361數(shù)據(jù)路徑在低壓差分信號(hào)（LVDS）模式（ANSI-644）下的工作情況。AD9361數(shù)據(jù)通路接口使用并行數(shù)據(jù)總線（P0和P1）在AD9361和BBP之間傳輸采樣數(shù)據(jù)?？偩€傳輸使用簡單的硬件握手信號(hào)進(jìn)行控制。在LVDS模
2024年02月07日
瀏覽(19)
FPGA實(shí)現(xiàn)AD9708和AD9280波形收發(fā)輸出HDMI模擬示波器，串口協(xié)議幀控制顯示，提供工程源碼和技術(shù)支持
AD9708 很簡單，8 位分辨率，125MSPS 采樣率，輸入?yún)⒖茧妷?~5V，內(nèi)置 1.2V 參考電壓，8bit數(shù)字信號(hào)輸入，差分電流輸出；芯片操作不需要軟件配置，給個(gè)時(shí)鐘信號(hào)就工作，簡單得很，根據(jù)官方手冊(cè)，內(nèi)部結(jié)構(gòu)如下： SLEEP引腳提供芯片休眠功能，當(dāng)不需要使用該芯片時(shí)可拉高SLEEP以
2024年02月02日
瀏覽(66)
基于AD9361的BPSK調(diào)制解調(diào)器、位同步、誤碼率測試demo
基于AD9361的BPSK調(diào)制解調(diào)器、位同步、誤碼率測試demo。零中頻架構(gòu)，適用于AD9361等軟件無線電平臺(tái)，帶AD9361純邏輯FPGA驅(qū)動(dòng)，verilog代碼，Vivado 2019.1工程。本產(chǎn)品為代碼基于AD9361的BPSK調(diào)制解調(diào)器、位同步、誤碼率測試demo 1. 簡介 ? ?在軟件無線電平臺(tái)上，進(jìn)行調(diào)制解調(diào)操作是
2024年04月23日
瀏覽(77)