前? 言

本文主要介紹創(chuàng)龍科技TLIMX8MP-EVM評估板硬件接口資源以及設計注意事項等內容。

創(chuàng)龍科技TLIMX8MP-EVM是一款基于NXP i.MX 8M Plus的四核ARM Cortex-A53 + 單核ARM Cortex-M7異構多核處理器設計的高性能工業(yè)評估板，由核心板和評估底板組成。ARM Cortex-A53(64-bit)主處理單元主頻高達1.6GHz，ARM Cortex-M7實時處理單元主頻高達800MHz。處理器采用14nm最新工藝，內置2.3TOPS算力NPU神經網絡處理單元、雙路獨立ISP圖像處理單元、雙核心GPU圖形加速器，并支持1080P60 H.264/H.265視頻硬件編解碼、三屏異顯功能。核心板經過專業(yè)的PCB Layout和高低溫測試驗證，穩(wěn)定可靠，可滿足各種工業(yè)應用環(huán)境。

評估板接口資源豐富，引出3x USB3.0 HOST、RS232、2x CAN-FD、2x RS485、雙路千兆網口（一路支持TSN）、百兆網口等通信接口，板載WIFI模塊，支持4G、5G模塊，支持NVMe固態(tài)硬盤，同時引出MIPI LCD、LVDS LCD、HDMI OUT、CAMERA、LINE IN、LINE OUT、MIC IN等音視頻多媒體接口，方便用戶快速進行產品方案評估與技術預研。

TLIMX8MP-EVM評估板采用NXP i.MX 8M Plus處理器，IO電平標準一般為1.8V和3.3V，上拉電源一般不超過3.3V。當外接信號電平與IO電平不匹配時，中間需增加電平轉換芯片或信號隔離芯片。按鍵或接口需考慮ESD設計，ESD器件選型時需注意結電容是否偏大，否則可能會影響到信號通信。

圖 1 TLIMX8MP-EVM硬件資源圖解1

圖 2 TLIMX8MP-EVM硬件資源圖解2

硬件參考資料目錄如下：

(1)???? 《SOM-TLIMX8MP工業(yè)核心板硬件說明書》：“\5-硬件資料\核心板資料\《SOM-TLIMX8MP工業(yè)核心板硬件說明書》”；

(2)???? TLIMX8MP-EVM評估底板原理圖：“\5-硬件資料\評估底板原理圖\TLIMX8MP-EVM評估底板原理圖\”；

(3)???? 《TLIMX8MP-EVM評估底板BOM》：“\5-硬件資料\評估底板原理圖\TLIMX8MP-EVM評估底板原理圖\《TLIMX8MP-EVM評估底板BOM》”；

(4)???? TLIMX8MP-EVM評估底板PCB：“\5-硬件資料\評估底板PCB\TLIMX8MP-EVM評估底板PCB\”；

(5)???? 評估底板B2B連接器封裝：“\5-硬件資料\評估底板PCB\TLIMX8MP-EVM評估底板B2B連接器封裝\”；

(6)???? SOM-TLIMX8MP核心板STP文件：“\5-硬件資料\核心板資料\SOM-TLIMX8MP核心板STP文件\”；

(7)???? SOM-TLIMX8MP核心板DXF文件：“\5-硬件資料\核心板資料\SOM-TLIMX8MP核心板DXF文件\”；

(8)???? 評估板元器件數(shù)據手冊：“\6-開發(fā)參考資料\數(shù)據手冊\”。

1????????? SOM-TLIMX8MP核心板

SOM-TLIMX8MP核心板板載CPU、ROM、RAM、晶振、電源、LED等硬件資源，并通過工業(yè)級B2B連接器引出IO。核心板硬件資源、引腳說明、電氣特性、機械尺寸、底板設計注意事項等詳細內容，請查閱《SOM-TLIMX8MP工業(yè)核心板硬件說明書》。

圖 3 核心板硬件框圖

圖 4 核心板正面實物圖

圖 5 核心板背面實物圖

2????????? B2B連接器

評估底板采用4個連科(Linkwork)公司的工業(yè)級B2B連接器，共320pin，間距為0.5mm，合高為4.0mm。其中2個80pin公座B2B連接器(CON0B、CON0D)，型號NLWBP05-80C-1.0H，高度1.0mm；2個80pin母座B2B連接器(CON0A、CON0C)，型號NLWBS05-80C-3.0H，高度3.0mm。

圖 6 評估底板B2B連接器實物圖

3????????? 電源接口

評估底板由12V直流電源供電，CON1和CON2為電源輸入連接器。

CON1為3pin規(guī)格綠色端子，間距3.81mm。CON2為DC-005電源接口，可適配外徑5.5mm、內徑2.1mm的電源插頭。電源輸入端具備過流保護、過壓保護、防反插及快速掉電等電路保護功能。SW1為電源撥動開關，使用時請根據附近的ON/OFF絲印進行選擇。

?

圖 7 電源接口實物圖

?

圖 8 輸入級電源保護電路

VDD_12V0_MAIN通過多路電源芯片轉換為核心板及評估底板外設供電。評估底板推薦的上電時序：12V DC供電(VDD_12V0_MAIN) -> 核心板供電(VDD_5V0_SOM) -> 核心板配置底板輔助電源(VDD_3V3_SOM) -> 底板外設供電 -> 系統(tǒng)復位(J29/POR_B/PU/1V8)，推薦上電時序設計如下圖所示。

?

圖 9 評估底板推薦上電時序

3.1??? 核心板電源

VDD_12V0_MAIN通過芯強微電子(Ecranic)公司的EC2232E（DC-DC電源降壓芯片）輸出VDD_5V0_SOM供核心板使用，最大電流供給能力為3A。

該電源使能由輸入電壓分壓提供，實現(xiàn)上電即使能的時序控制。為保護核心板及方便測量電壓電流，電源路徑已串接磁珠FB1，實際電路默認最大電流為2A。

圖 10 核心板供電電源設計

核心板提供VDD_3V3_SOM電源輸出，用于控制評估底板各路電源上電時序。　

3.2??? 評估底板外設電源

VDD_12V0_MAIN通過4路芯強微電子(Ecranic)公司的EC2232E（DC-DC電源降壓芯片）分別輸出VDD_5V0_MAIN、VDD_3V3_MAIN、VDD_3V3_PCIe_5G、VDD_1V8_MAIN供評估底板外設使用，最大電流供給能力為3A。4路電源使能都由VDD_3V3_SOM提供，實現(xiàn)評估底板外設電路在核心板之后上電的時序控制。

備注：VDD_3V3_PCIe_5G電源使能同時受AE14/GPIO3_IO24/PCIE_POWER_CTL/1V8信號控制。

?

圖 11 VDD_5V0_MAIN電源設計

圖 12 VDD_3V3_MAIN電源設計

圖 13 VDD_3V3_PCIe_5G電源設計

圖 14 VDD_1V8_MAIN電源設計

3.3??? 隔離電源

VDD_5V0_MAIN通過金升陽科技(MORNSUN)公司的B0505S-1WR3L隔離電源模塊輸出1路5V DC隔離電源VDD_5V0_ISO，用于評估底板隔離電路的供電，最大電流供給能力為200mA，可提供3000V DC的直流隔離能力。

圖 15 VDD_5V0_ISO電源設計

設計注意事項：

（1）??????? 底板設計時，若無需電源輸入級保護電路的部分或全部功能，可適當裁剪。

（2）??????? 底板電源設計可根據實際電路設計進行增減，建議參考我司上電時序進行底板電源的使能控制。

（3）??????? VDD_5V0_SOM在核心板內部未預留總電源輸入的儲能大電容。底板設計時，請在靠近B2B連接器焊盤位置放置總容值為50uF左右的儲能電容。

（4）??????? 為使VDD_5V0_MAIN、VDD_3V3_MAIN、VDD_3V3_PCIe_5G和VDD_1V8_MAIN滿足系統(tǒng)上電、掉電時序要求，需使用核心板輸出VDD_3V3_SOM來控制VDD_5V0_MAIN、VDD_3V3_MAIN、VDD_3V3_PCIe_5G和VDD_1V8_MAIN的電源使能，使評估底板VDD_5V0_MAIN、VDD_3V3_MAIN、VDD_3V3_PCIe_5G和VDD_1V8_MAIN電源在VDD_3V3_SOM之后、在J29/POR_B/PU/1V8復位信號之前上電，詳情見評估底板推薦上電時序。

4????????? LED

評估底板板載4個LED。LED0為電源指示燈，顏色為紅色，上電默認點亮；LED1為用戶可編程指示燈，通過GPIO控制，顏色為綠色，默認高電平點亮；LED2為4G模塊狀態(tài)指示燈，顏色為黃色；LED3為NVMe固態(tài)硬盤/5G模塊狀態(tài)指示燈，顏色為黃色。

圖 16 LED0~LED3實物圖

圖 17 評估板電源指示燈

圖 18 用戶可編程指示燈

圖 19 4G模塊狀態(tài)指示燈

圖 20 NVMe固態(tài)硬盤/5G模塊狀態(tài)指示燈

5????????? BOOT SET啟動方式選擇撥碼開關

SW2為4bit啟動方式選擇撥碼開關。常用啟動模式如下所示，請根據評估底板絲印確認啟動方式選擇撥碼擋位。

（1）??? Micro SD模式：1100(1~4)。

（2）??? eMMC模式：0100(1~4)。

（3）??? USB Serial Download模式：1000(1~4)。

備注：選擇配置為USB Serial Download模式時，評估板支持從USB3.0 DRD(USB1)固化系統(tǒng)。

圖 21 啟動方式選擇撥碼開關實物圖

圖 22 BOOT SET配置電路選擇

設計注意事項：

（1）??????? BOOT_MODE[0:3]引腳在評估底板通過BOOT SET啟動選擇撥碼開關或上下拉電阻進行啟動模式選擇。請參考評估底板BOOT SET電路進行啟動配置電路設計，特別是上下拉電阻的阻值必須參考評估底板所使用的電阻參數(shù)進行選型。

（2）??????? BOOT_MODE[0:3]引腳請使用核心板輸出的VDD_1V8_SOM電源。VDD_1V8_SOM為專用于BOOT SET配置和QSPI NOR FLASH的電源，電流供給能力為100mA，請勿用于其他負載供電。

（3）??????? 在POR_B信號置高之前，請確保BOOT_MODE[0:3]信號的電平狀態(tài)不被改變。

6????????? KEY

評估底板包含1個系統(tǒng)冷復位按鍵COLD RESET(KEY1)，1個CPU開關機按鍵CPU ON/OFF(KEY2)，1個用戶輸入按鍵USER(KEY3)。

圖 23 KEY實物圖

圖 24 系統(tǒng)復位、CPU開關機按鍵

圖 25 用戶輸入按鍵

設計注意事項：

（1）??????? PMIC_KEY_RSTn為PMIC的上電復位輸入引腳，在PMIC內部已上拉至1.8V，無需使用時，請懸空處理。

（2）??????? G22/ONOFF為CPU的開關機控制引腳，長按5s以上CPU將會關機，再按1s左右CPU將切換為開機。核心板內部已設計100K上拉電阻，無需使用時，請懸空處理。

7????????? 串口

評估底板板載UART、RS232和RS485串口，CON5為USB TO UART2調試串口，CON7為UART1串口，CON9為UART3串口，CON8為RS232 UART4串口，CON28含有RS485 UART1和RS485 UART3串口。

7.1??? USB TO UART2串口

評估底板通過沁恒微電子(WCH)公司的CH340T芯片將UART2轉換為Type-C連接器(CON5)引出，作為系統(tǒng)調試串口使用。CH340T使用來自Type-C線的5V電源UART_VBUS外部供電。

圖 26 USB TO UART2串口實物圖

圖 27 USB TO UART2串口電路設計

設計注意事項：

（1）??????? 底板設計時，建議采用RS0102YVS8(U12)電平轉換隔離方案，以免調試串口RX端在底板上電前提前帶電，向核心板引腳灌輸電流，導致系統(tǒng)無法啟動。

（2）??????? CPU引腳UART2_TXD、UART2_RXD電平均為3.3V，請勿使用5V電平接口的調試工具直接連接，否則將可能導致CPU損壞。

（3）??????? 注意USB信號需做90ohm差分阻抗匹配。

（4）??????? ESD器件需靠近連接器Type-C接口布局，走線經過ESD后連接至CH340T。

7.2??? UART1/UART3串口

評估板采用4pin規(guī)格、間距2.54mm白色端子(CON7、CON9)，直接引出UART1、UART3串口。

圖 28 UART1、UART3串口實物圖

圖 29 UART1、UART3串口電路設計

設計注意事項：

（1）??????? UART1接口和RS485 UART1接口共用同一組UART1總線，UART3接口和RS485 UART3接口共用同一組UART3總線，同一組UART總線接口請勿同時使用。

7.3??? RS232 UART4串口

評估底板采用芯力特電子(SIT)公司的單電源雙通道RS232收發(fā)器SIT3232EEUE方案，通過UART4引出1路RS232串口，使用DB9連接器(CON8)。

SIT3232EEUE符合TIA/EIA-232標準，最高通信速率可達到120Kbps。

圖 30 RS232 UART4串口實物圖

?

圖 31 RS232 UART4串口電路設計

7.4??? RS485 UART1/RS485 UART3串口

評估底板采用川土微電子(CHIPANALOG)公司的隔離式半雙工RS485收發(fā)器CA-IS3082WX方案，將UART1、UART3轉換為2路RS485串口。2路RS485串口與CAN接口共用10pin規(guī)格、3.81mm間距綠色端子(CON28)。

CA-IS3082WX符合TIA/EIA-485-A標準，支持5kVrms絕緣耐受電壓，總線共模工作范圍：-7V~+12V，并提供高達0.5Mbps的通信速率。

圖 32 RS485 UART1/RS485 UART3串口實物圖

圖 33 RS485 UART1/RS485 UART3串口電路設計

圖 34

設計注意事項：

（1）??????? CA-IS3082WX為隔離RS485收發(fā)器；其中Vcc1(pin1)和GND1(pin7/8)為邏輯側端口的供電，Vcc2(pin16)和GND2(pin9/10)為總線側端口供電。Vcc1對Vcc2應電氣隔離，GND1和GND2不共地，且器件布局及走線上注意做隔離設計，否則無法達到隔離接口的設計目的。建議參考評估底板使用隔離電源給Vcc2供電。

（2）??????? Vcc1提供2.375V~5.5V的寬IO供電范圍，總線側電源Vcc2提供3.0V~5.5V的RS485總線供電范圍。

（3）??????? 收發(fā)器的管腳A/B(pin12/13)連接至綠色端子連接器之間的走線，需按差分信號進行走線。

（4）??????? UART1接口和RS485 UART1接口共用同一組UART1總線，UART3接口和RS485 UART3接口共用同一組UART3總線，同一組UART總線的接口請勿同時使用。

8????????? CAN1/CAN2接口

評估底板通過2個納芯微電子(NOVOSENSE)公司的隔離式收發(fā)器NSI1042-DSWVR引出CAN1、CAN2接口，與RS485串口共用10pin規(guī)格、間距3.81mm綠色端子(CON28)。

NSI1042-DSWVR符合ISO11898-2標準，供電電壓為3.3V(VDD_3V3_MAIN)。支持5kVrms絕緣耐受電壓，總線共模工作范圍：-30V~+30V，最高通信速率為5Mbps。

圖 35 CAN1/CAN2接口實物圖

圖 36 CAN1/CAN2電路設計

?

圖 37 CAN電路設計

設計注意事項：

（1）??????? NSI1042-DSWVR為隔離CAN收發(fā)器。其中VCC1(pin1)和GND1(pin4)為邏輯側端口供電，VCC2(pin8)和GND2(pin5)為總線側端口供電。VCC1對VCC2應是電氣隔離，GND1和GND2不共地，且器件布局及走線上注意做隔離設計，否則無法達到隔離接口的設計目的。建議參考我司使用隔離電源給VCC2供電。

（2）??????? VCC1提供2.5V~5.5V的寬IO供電范圍，VCC2提供4.5V~5.5V的CAN總線側供電范圍。

（3）??????? CANH(pin7)和CANL(pin6)與綠色端子連接器之間的走線，需按差分信號進行走線。

（4）??????? CANH(pin7)和CANL(pin6)應并聯(lián)一個精度為1%的終端匹配電阻(R98、R104)。終端匹配電阻的大小由傳輸電纜的特性阻抗所決定，一般為120ohm。

（5）??????? 建議參考評估底板使用的ESD器件型號PESD2CANFD24V-K，或使用其他電容值小于等于15pF的ESD器件，且共模電壓值至少需要支持+/-12V。

9????????? Micro SD接口

評估底板通過uSDHC2總線引出1路Micro SD接口，采用4bit數(shù)據線模式。使用規(guī)格為外殼帶壓片的外焊式Micro SD連接器(CON4)。

?

圖 38 Micro SD接口實物圖

圖 39 Micro SD接口電路設計

設計注意事項：

（1）??????? 底板設計時，需將Micro SD座子外殼的SHIELD[1:4]引腳連接至數(shù)字地。

（2）??????? 建議使用核心板的輸出電源VDD_3V3_SD為Micro SD(CON4)供電。不建議使用VDD_3V3_MAIN供電，否則可能因該電源存在供電延遲，導致系統(tǒng)無法正確讀取Micro SD卡設備而啟動失敗。

10???? 外部RTC座

評估底板采用華冠半導體(HGSEMi)公司的串行實時時鐘芯片DS1307ZM/TR，拓展外部RTC功能，使用I2C1總線進行通信。CON3為RTC紐扣電池座，可適配紐扣電池ML2032（3V可充）、CR2032（3V不可充）。使用可充電電池時，可將跳線帽插入J1接口實現(xiàn)充電。使用不可充電電池時，請勿將跳線帽插入J1接口。

?

圖 37 外部RTC電路實物圖

圖 40 外部RTC電路設計

設計注意事項：

（1）??????? U8可選用DS1307ZM/TR、DS1340Z-33+和ISL1208IB8Z-TK。若選貼DS1340Z-33+和ISL1208IB8Z-TK時，需將FB4實貼，將FB3空貼，并使用VDD_3V3_MAIN供電。

（2）??????? I2C1已連接至核心板的PMIC電源管理芯片，I2C1在核心板上未添加上拉電阻，請務必在底板上拉4.7K電阻至3.3V。

11???? 外部Watchdog接口

評估底板采用美國美信(Maxim Integrated)公司的外部硬件看門狗芯片MAX6369KA+T，拓展外部Watchdog功能。J3為Watchdog功能配置接口，采用2.54mm間距、3pin排針方式，可通過跳線帽配置使能Watchdog功能。軟件上可通過U25/GPIO2_IO9/WD_SET0/3V3配置Watchdog超時時長。

圖 41 外部Watchdog電路實物圖

?

圖 42 外部Watchdog電路設計

?

圖 43

圖 44

12???? FAN供電接口

J2為散熱器風扇電源接口(FAN)，采用3pin排針端子方式，12V供電，間距2.54mm。

圖 45 FAN供電接口實物圖

圖 46 FAN供電接口電路設計

13???? LINE IN/MIC IN/LINE OUT接口

評估底板采用德州儀器(TI)公司的TLV320AIC3106IRGZ音頻芯片，引出LINE IN(CON11)、MIC IN(CON25)和LINE OUT(CON10)共3路音頻接口，均采用3.5mm音頻插座。

CPU通過SAI3總線與TLV320AIC3106IRGZ進行通信，采用I2C1進行配置，地址為0x18。

圖 47 LINE IN/MIC IN/LINE OUT接口實物圖

圖 48 LINE IN/MIC IN/LINE OUT接口電路設計

設計注意事項：

（1）??????? 若未使用外部時鐘源，可將R364電阻空貼，R365電阻實貼。

14???? MIPI LCD接口

J5為MIPI LCD顯示接口，采用40pin FFC連接器，間距0.5mm。

J6為MIPI LCD的電容觸摸接口CAP TS，采用6pin FFC連接器，間距0.5mm。評估板使用I2C3總線與其連接實現(xiàn)通信。

圖 49 MIPI LCD接口實物圖

圖 50 MIPI LCD接口電路設計

設計注意事項：

（1）??????? 為確保CAP TS(J6)的nINT引腳功能正常，請?zhí)砑?00K上拉電阻。

（2）??????? CAP TS(J6)的nINT引腳需使用支持中斷功能的GPIO引腳；

（3）??????? 由于HDMI2 OUT和MIPI LCD接口共用MIPI_DSI1總線，因此HDMI2 OUT和MIPI LCD接口不可同時使用。

（4）??????? 觸摸屏一般存在兩個可選I2C地址，當RESET(RST)完成上電時會讀取INT(nINT)引腳信號的高低電平以此來選擇觸摸屏的I2C地址。

?

圖 51 觸摸屏上電時序和地址選擇說明圖

15???? CAMERA1/CAMERA2接口

評估板通過MIPI_CSI1、MIPI_CSI2總線分別引出CAMERA1(J8)和CAMERA2(J9)攝像頭接口，均采用30pin FFC連接器，間距0.5mm。

評估板分別使用I2C1、I2C2總線配置CAMERA1和CAMERA2。

?

圖 52 CAMERA1/CAMERA2接口實物圖

?

圖 53 CAMERA1/CAMERA2接口電路設計

設計注意事項：

（1）??????? 由于CAMERA1/CAMERA2攝像頭接口的信號電平為1.8V，但核心板輸出的I2C1、I2C2、CCM_CLKO1和CCM_CLKO2信號電平為3.3V，因此需進行電平轉換為1.8V后，再連接至CAMERA1/CAMERA2接口使用。

16???? HDMI OUT接口

16.1????????????? HDMI1 OUT接口

評估底板通過HDMI總線直接引出HDMI1 OUT(CON21)視頻輸出接口，采用標準19pin HDMI連接器。支持HDMI 2.0標準，支持2160P超高清視頻輸出.

?

圖 54 HDMI1 OUT接口實物圖

圖 55 HDMI1 OUT接口電路設計

設計注意事項：

（1）??????? HDMI接口HPLG信號需通過分壓電阻(R294、R297)輸入3.3V信號至核心板，HPLG信號可與3.3V或者5V電平IO進行連接。當外部設備接入時，會將此信號拉高。

（2）??????? 請勿將HDMI接口輸出的VDD_5V0_HDMI1電源用于其他負載供電。

（3）??????? AC22/HDMI_DDC_SCL/3V3和AF22/HDMI_DDC_SDA/3V3的IO電平為3.3V，需轉換為5V電平再引出至HDMI接口。為防止核心板掉電時通過HDMI接口饋電，需參考評估底板電路設計添加D32和D33器件。

16.2????????????? HDMI2 OUT接口

評估底板采用龍迅(Lontium)公司的LT8912B芯片方案，通過MIPI_DSI1總線拓展HDMI2 OUT接口，采用標準19pin HDMI連接器。支持HDMI1.4標準，支持1080P高清視頻輸出。

?

圖 56 HDMI2 OUT接口實物圖

圖 57 HDMI2 OUT接口電路設計

圖 58 HDMI2 OUT接口電路設計

設計注意事項：

（1）??????? 由于HDMI2 OUT接口由MIPI_DSI1拓展引出，因此請勿同時使用HDMI2 OUT和MIPI LCD接口。

（2）??????? 請勿將HDMI接口輸出的VDD_5V0_HDMI2電源用于其他負載供電。

（3）??????? 為防止核心板掉電時通過HDMI接口饋電，需參考評估底板電路添加D34器件。

17???? LVDS LCD接口

CON23為雙路8bit LVDS LCD接口，采用30pin雙排針，間距2.0mm，包含LVDS信號及供電電源。CON24為BACK LIGHT背光控制接口，采用6pin白色端子座，間距2.0mm。J7為RES TS電阻觸摸屏接口，采用4pin排針，間距2.54mm。

圖 59 LVDS LCD接口實物圖

圖 60 LVDS LCD接口電路設計

圖 61 RES TS電阻觸摸屏接口電路設計

設計注意事項：

（1）??????? LVDS差分對的終端匹配電阻100R需靠近CON23接口放置。

18???? USB接口

評估底板引出4路USB接口。CON12、CON13和CON14為USB3.0 HOST接口，采用側插Type-A型連接器；CON6為USB3.0 DRD接口，采用Type-C型連接器。

18.1????????????? USB3.0 HOST接口

評估底板采用賽普拉斯(CYPRESS)公司的4端口USB3.0 HUB控制器CYUSB3314-88LTXIT，將USB2總線拓展為4路USB3.0 HOST，并將其中3路引出至USB3.0 HOST1、USB3.0 HOST2、USB3.0 HOST3接口，將另外1路USB3.0 HOST(USB2_HUB1)總線，通過USB2.0 HUB芯片(CH334H)拓展為4路USB2.0 HOST總線。

CYUSB3314-88LTXIT芯片符合USB3.0協(xié)議規(guī)范，支持超速(SS)、高速(HS)、全速(FS)以及低速(LS)模式。

圖 62 USB3.0 HOST接口實物圖

圖 63 USB3.0 HOST接口電路設計

圖 64 USB3.0 HOST接口電路設計

圖 65 USB3.0 HOST接口電路設計

圖 66 USB3.0 HOST接口電路設計

設計注意事項：

（1）??????? CYUSB3314-88LTXIT中US_RXM、US_RXP引腳的AC耦合電容(C128、C129)需靠近芯片(U33)放置，US_TXM、US_TXP的AC耦合電容(C372、C371)需靠近核心板B2B連接器放置。

18.2????????????? USB3.0 DRD接口

CON6為USB3.0 DRD接口，采用24pin Type-C母座，由核心板通過USB1總線引出。

評估底板采用韋爾半導體(WILLSEMI)的Type-C控制芯片WUSB3801Q-12/TR，實現(xiàn)通信角色的檢測功能。

由于USB3.0差分對信號速率高達5Gbps，因此不能按USB2.0方式直接分叉連接至Type-C接口正面和反面。建議選用沁恒微電子(WCH)公司的USB切換開關芯片CH482D實現(xiàn)正反接功能，該芯片支持USB3.0 Super Speed、PCIe Gen1/2、SATA/SAS 1.5Gbps/3Gbps/6Gbps、DisplayPort等2路差分信號的二選一切換。

圖 67 USB3.0 DRD接口實物圖

圖 68 USB3.0 DRD接口電路設計

設計注意事項：

（2）??????? CH482D中TX1+、TX1-、TX2+、TX2-的AC耦合電容(C374、C373、C377、C376)需靠近芯片(U27)放置。

19???? Ethernet接口

評估板包含2個ETH RGMII千兆網口和1個ETH USB百兆網口。

CPU內部集成2個Gigabit Ethernet控制器，支持2路原生RGMII千兆網口，其中一路ENET_QOS支持TSN工業(yè)協(xié)議。

19.1????????????? ETH1/ETH2千兆網口

評估底板通過裕太微電子(Motorcomm)公司的YT8521SH-CA集成以太網收發(fā)器方案，提供2路10/100/1000Mbps自適應以太網，采用雙層千兆RJ45連接器，RJ45連接器已內置隔離變壓器。其中下層為ETH1千兆網口，上層為ETH2千兆網口。

2路千兆網口均使用獨立的RGMII總線、MDIO總線實現(xiàn)PHY通信以及配置。其中，ETH1由ENET1_RGMII總線控制，ETH2由ENET_QOS_RGMII總線控制。

YT8521SH-CA符合10BASE-Te、100BASE-TX和1000BASE-T IEEE802.3標準，提供交叉檢測、自動校正、極性校正和自適應均衡等功能。

圖 69 ETH1/ETH2千兆網口實物圖

圖 70 ETH1接口電路設計

圖 71 ETH2接口電路設計

設計注意事項：

（1）??????? ETH1和ETH2的PHY使用1.8V IO電平。對應的RGMII總線電平選擇通過CFG_LDO[1:0]進行配置，對應電路的供電引腳為YT8521SH-CA芯片的DVDD_RGMII。

（2）??????? XTAL_I、XTAL_O引腳接入25MHz無源晶振。如需使用25MHz有源晶振，可從XTAL_I引腳接入，并將XTAL_O引腳懸空處理。

（3）??????? 評估底板采用的YT8521SH-CA方案，使用了內部產生的1.2V電壓(VDD_1V2_ETH1、VDD_1V2_ETH2)進行核心邏輯供電，無需額外提供1.2V電壓。VDD_1V2_ETH1、VDD_1V2_ETH2請勿用于其它負載供電。

（4）??????? YT8521SH-CA芯片要求在供電穩(wěn)定后保持100ms，再拉高復位信號；推薦使用IO控制PHY芯片的復位。

（5）??????? PCB布局布線說明：

a)??????? ESD器件注意放置在緊靠RJ45連接器的位置。

b)??????? MDIx_P/N_D信號注意按100ohm差分信號走線，晶振提供的時鐘信號建議包地處理。

c)??????? RGMII總線中的收發(fā)兩組信號應分別做±50mil等長處理，請注意獲取核心板硬件說明書中提供的對應信號在核心板內的走線長度。

19.2????????????? ETH3(USB2)百兆網口

評估底板采用和芯潤德科技公司的SR9900AI集成以太網控制電路方案，通過USB2_HUB1_1總線拓展1路10/100Mbps自適應以太網，使用內置隔離變壓器的百兆RJ45插座(CON16)。

SR9900AI符合IEEE802.3 10Base-T/100Base-TX和IEEE802.3 100Base-FX標準，提供極性、相位偏移校正，網線交叉檢測及自動校正等功能。

備注：評估底板采用USB2.0 HUB芯片(CH334H)將USB2_HUB1總線拓展為4路USB2.0 HOST總線，將其中1路USB2_HUB1_1總線進行ETH3(USB2)百兆網口拓展。

圖 72 ETH3(USB2)百兆網口實物圖

圖 73 ETH3(USB2)百兆網口電路設計

設計注意事項：

（1）??????? 靠近RJ45連接器的PESDALC10N5VU為10pin封裝的ESD器件，請注意并排的2個引腳（如IN1和NC4、IN2和NC3）在ESD器件內部并無連接，實際設計中應將對應引腳直接外部短接處理（如下圖），即對應引腳的網絡名需保持一致，便于PCB布線。

圖 74 ESD電路設計

20???? 4G模塊接口

CON17為4G模塊拓展接口，采用Mini PCIe插槽?？蛇m配移遠EM05CEFC-128-SGAS 4G模塊。評估底板通過USB2.0 HUB芯片(CH334H)將USB2_HUB1總線拓展為4路USB2.0 HOST總線，將其中1路USB2_HUB1_2總線進行4G模塊拓展。

?

圖 75 4G模塊接口實物圖

CON19為4G模塊和5G模塊共用的Micro SIM卡座，采用插卡自彈形式，不帶檢測引腳，使用時需正確插入相應的Micro SIM卡。

圖 76 4G/5G Micro SIM卡座實物圖

圖 77 4G模塊接口電路設計

設計注意事項：

（1）??????? 為保證4G模塊的電源穩(wěn)定供應，其3.3V電源需由MIC29302S/TR獨立供電，至少提供2A電流輸出。如需替換其他電源，建議使用LDO，詳細請參考4G模塊數(shù)據手冊要求。

（2）??????? 如需控制4G模塊供電，可實貼R219和R221電阻，通過GPIO控制4G模塊電源使能狀態(tài)。

21???? M.2 PCIe NVMe/5G接口

CON20為NVMe固態(tài)硬盤/5G模塊拓展接口，采用M.2 B Key插槽，通過PCIe 3.0總線進行拓展，支持PCIe Gen3標準，最高通信速率8Gbps，默認作為PCIe RC(Root Complex)使用?？蛇m配移遠RM500Q-GL 5G模塊及M.2 B Key接口類型NVMe固態(tài)硬盤。

評估底板通過USB2.0 HUB芯片將(CH334H)USB2_HUB1總線拓展為4路USB2.0 HOST總線，將其中1路USB2_HUB1_4總線進行5G模塊拓展。

評估底板采用美臺(Diodes)公司的時鐘芯片PI6C557-03BLEX，輸出2路HCSL電平的差分時鐘，其中1路差分時鐘提供至M.2 PCIe NVMe/5G接口(CON20)，另外1路提供至核心板內部使用。

圖 78 M.2 PCIe NVMe/5G接口實物圖

圖 79 M.2 PCIe NVMe/5G接口電路設計

設計注意事項：

（1）??????? 為保證穩(wěn)定的VDD_3V3_PCIe_5G電源輸出，推薦使用EC2232E(U6)進行獨立供電。

（2）??????? 5G模塊和4G模塊共用4G/5G Micro SIM卡座(CON19)，采用插卡自彈形式，不帶檢測引腳，使用時需正確插入相應的Micro SIM卡。

22???? WIFI模塊

U51為板載WIFI模塊，型號為必聯(lián)公司的BL-R8188EU2，采用郵票孔連接方式。評估底板通過USB2.0 HUB芯片(CH334H)將USB2_HUB1總線拓展為4路USB2.0 HOST總線，將其中1路USB2_HUB1_3總線進行WIFI模塊拓展。

?

圖 80 WIFI模塊實物圖

CON18為WIFI SMA接口，用于外接WIFI模塊的2.4G天線。

圖 81 WIFI SMA接口實物圖

圖 82 WIFI模塊電路設計

23???? DI/DO接口

CON29為光耦隔離DI/DO接口，采用10pin規(guī)格、3.81mm間距綠色端子方式，引出4路開關量輸入和4路開關量輸出。

DI/DO接口的VDD和GNDI引腳電源輸入范圍為DC 3~24V。當開關量輸入3~24V信號時，將會識別為高電平；當開關量輸入1V以下信號時，則會識別為低電平。開關量輸出為3~24V高電平或1V以下低電平信號。

圖 83 DI/DO接口實物圖

圖 84 DI/DO接口電路設計

24???? EXPORT拓展接口

評估底板提供1路拓展IO信號接口J12。采用2x 20pin規(guī)格排針方式，間距為2.54mm，引出POR_B、I2C、SPI、CLK、EARC、GPIO 3V3/1V8等拓展信號。

備注：EXPORT接口引出的IO信號電平并不一致，使用時請確認所選用信號的電平標準。

圖 85 EXPORT接口實物圖

圖 86 EXPORT接口電路設計

設計注意事項：

（1）??????? B6/GPIO1_IO02/PMIC_WDOG_B/PU/3V3、D6/GPIO1_IO03/PMIC_nINT/3V3和AD28/GPIO2_IO19/PMIC_SW_EN/PU/1V8在核心板內部已連接至PMIC（電源管理芯片），底板設計時請勿連接至其他功能。文章來源地址http://www.zghlxwxcb.cn/news/detail-508053.html

如需獲取更完整的關于NXP i.MX 8M Plus工業(yè)開發(fā)板硬件的開發(fā)資料或有相關疑問，歡迎在評論區(qū)留言，感謝您的關注！

到了這里，關于NXP i.MX 8M Plus工業(yè)開發(fā)板硬件說明書（ 四核ARM Cortex-A53 + 單核ARM Cortex-M7，主頻1.6GHz）的文章就介紹完了。如果您還想了解更多內容，請在右上角搜索TOY模板網以前的文章或繼續(xù)瀏覽下面的相關文章，希望大家以后多多支持TOY模板網！