一、&與&&的區(qū)別
&&是邏輯與：即判斷&&兩側(cè)的表達(dá)式是否都為真，都為真則此&&表達(dá)式值為真；邏輯與結(jié)果只講真和假
& 是按位與：即將&兩側(cè)的數(shù)用二進(jìn)制展開，每一位都求與運(yùn)算(二進(jìn)制與運(yùn)算，跟邏輯與差不多)，最后得到的二進(jìn)制數(shù)即為結(jié)果；按位與得出的卻是實(shí)實(shí)在在的一個(gè)數(shù)
二、位運(yùn)算符號(hào)
~：表示非；
&：表示與；
|：表示或；
^：表示異或 //兩者相同則為0，不相等為1
^~：表示同或
三、位移算法
根據(jù)移位運(yùn)算，左移1位相當(dāng)于×2，右移1位相當(dāng)于/2
四、數(shù)據(jù)延時(shí)的方法
1、通過打拍延時(shí)
always @(posedge clk or negedge rst_n) begin
if(!rst_n) begin
in<='b0;
tmp1<='b0;
tmp2<='b0;
end
else begin
tmp1<=in;
tmp2<=tmp1;
end
end
2、通過位拼接延時(shí)
另外還涉及到流水線時(shí)序調(diào)整的問題，由于RGB到Y(jié)cbcr的轉(zhuǎn)換是進(jìn)行圖像數(shù)據(jù)的處理，并最終顯示在顯示屏上，因此顯示要與數(shù)據(jù)的輸出同步，由于計(jì)算轉(zhuǎn)換后得到的輸出數(shù)據(jù)花費(fèi)了三個(gè)clk。那么對(duì)于顯示驅(qū)動(dòng)來說，其中的數(shù)據(jù)使能信號(hào)，行同步信號(hào)和幀同步信號(hào)應(yīng)該延遲三個(gè)clk，才能保證輸出數(shù)據(jù)的正確接收，因此延遲如下：文章來源：http://www.zghlxwxcb.cn/news/detail-502950.html
//信號(hào)同步，保證輸出顯示可正確接收到數(shù)據(jù)
//RGB_de，RGB_hsync，RGB_vsync為原本的數(shù)據(jù)使能信號(hào)，行同步信號(hào)和幀同步信號(hào)
always @(posedge clk or negedge rst_n) begin
if(!rst_n) begin
RGB_de_r <= 3'b0;
RGB_hsync_r <= 3'b0;
RGB_vsync_r <= 3'b0;
end
else begin //三個(gè)clk的延遲操作
RGB_de_r <= {RGB_de_r[1:0], RGB_de};
RGB_hsync_r <= {RGB_hsync_r[1:0], RGB_hsync};
RGB_vsync_r <= {RGB_vsync_r[1:0], RGB_vsync};
end
end
//延遲三個(gè)clk的的數(shù)據(jù)使能信號(hào)，行同步信號(hào)和幀同步信號(hào)
assign gray_de = RGB_de_r[2];
assign gray_hsync = RGB_hsync_r[2];
assign gray_vsync = RGB_vsync_r[2];
參考：https://blog.csdn.net/H19981118/article/details/123970832文章來源地址http://www.zghlxwxcb.cn/news/detail-502950.html
到了這里，關(guān)于verilog易混淆知識(shí)點(diǎn)的文章就介紹完了。如果您還想了解更多內(nèi)容，請(qǐng)?jiān)谟疑辖撬阉鱐OY模板網(wǎng)以前的文章或繼續(xù)瀏覽下面的相關(guān)文章，希望大家以后多多支持TOY模板網(wǎng)！
![[SVA知識(shí)點(diǎn)一]: System verilog 斷言(assert)的基本介紹](https://imgs.yssmx.com/Uploads/2024/02/692310-1.png)
![[SVA知識(shí)點(diǎn)二]: System verilog 斷言(assert)的基本介紹](https://imgs.yssmx.com/Uploads/2024/02/788526-1.png)
