国产 无码 综合区,色欲AV无码国产永久播放,无码天堂亚洲国产AV,国产日韩欧美女同一区二区

Xilinx 7系列FPGA內(nèi)置ADC

這篇具有很好參考價(jià)值的文章主要介紹了Xilinx 7系列FPGA內(nèi)置ADC。希望對(duì)大家有所幫助。如果存在錯(cuò)誤或未考慮完全的地方,請(qǐng)大家不吝賜教,您也可以點(diǎn)擊"舉報(bào)違法"按鈕提交疑問。

?Xilinx 7系列FPGA全系內(nèi)置了一個(gè)ADC,稱之為XADC。這個(gè)XADC,內(nèi)部是兩個(gè)1mbps的ADC,可以采集模擬信號(hào)轉(zhuǎn)為數(shù)字信號(hào)送給FPGA內(nèi)部使用。

? ? ?XADC內(nèi)部可以直接獲取芯片結(jié)溫和FPGA的若干供電電壓(7系列不包括VCCO),用于監(jiān)控FPGA內(nèi)部狀況。同時(shí)提供了17對(duì)差分管腳,其中一對(duì)專用的模擬差分輸入,16對(duì)復(fù)用的模擬差分輸入,不使用的時(shí)候可以作為普通的User I/O。

01

XADC Pinout Requirements模塊管腳需求:

Xilinx 7系列FPGA內(nèi)置ADC

????所有的XADC模塊的專用管腳都屬于Bank0,所以都加上后綴_0,上圖1-2表示了XADC的基本輸入輸出需求:上面有兩種配置需求,左邊使用的是Vccaux(1.8V)供電,并且使用外部的1.25V的參考源,使用外部參考源在精度和熱漂移方面可以獲得更好的性能,且使用一個(gè)磁珠用以隔離模擬地和數(shù)字地,以避免模擬和數(shù)字共地而把噪聲帶入模擬電路;右邊使用的是片內(nèi)的參考源,此時(shí),VREFP腳必須按照?qǐng)D示連接到地。下表列出了XADC Package的管腳信息:

Xilinx 7系列FPGA內(nèi)置ADC

Xilinx 7系列FPGA內(nèi)置ADC

Xilinx 7系列FPGA內(nèi)置ADC

注:XADC模塊有一專用的支持差分輸入的模擬通道輸入引腳(VP/VN),另外還最多有16個(gè)輔助的模擬通道輸入引腳(ADxP?or?ADxN,x為0到15),Kintex-7不支持輔助通道6,7,13,14,15。Zynq-7000?AP?SoC器件由于封裝不通可能不會(huì)支持所有的輔助通道,具體要查詢封裝文件。

02? XADC模塊的操作方式

????單通道模式,在這種模式下,用戶必須通過寫控制寄存器40H的CH4到CH0比特來選擇一個(gè)要采樣的通道。另外控制寄存器40H的BU(analog input mode) 和ACQ(settling time )兩個(gè)參數(shù)也必須設(shè)置。

????獨(dú)立ADC模式,在這種模式下, ADC A是固定用來實(shí)現(xiàn)一個(gè)類似于缺省模式的“監(jiān)控模式”,報(bào)警輸出功能是有效的,用戶必須設(shè)置正確的報(bào)警門限;ADC B只能用來測(cè)量外部的模擬輸入。?

??? Single Pass 模式,在這種模式下,按用戶選擇的采樣順序序列順序采樣一遍后停止ADC。采樣順序序列是由用戶寫序列通道選擇寄存器48H和49H 來設(shè)定的。?

??? Continuous Sequence 連續(xù)序列模式,這種模式和Single Pass 模式很相似,區(qū)別是采樣完一遍后系統(tǒng)自動(dòng)重新開始序列采樣,故為連續(xù)采樣。?

????模式選擇是由控制寄存器41H 的SEQ3到SEQ0比特決定,具體如下圖示:

Xilinx 7系列FPGA內(nèi)置ADC

03? IP核設(shè)置

Basic 設(shè)置

? ? 關(guān)于XADC具體的結(jié)構(gòu),功能和各個(gè)參數(shù)的含義,需要注意的是:

??? 1.關(guān)于參考電壓的設(shè)置,會(huì)影響誤差范圍及采樣值的計(jì)算公式。

??? 2.模擬差分輸入對(duì)模擬信號(hào)幅值有要求,需要外邊模擬電路進(jìn)行一定程度的轉(zhuǎn)換。

????假設(shè)現(xiàn)在需要用XADC來獲取幾個(gè)模擬信號(hào)的信息,那么應(yīng)該如何操作呢。下面解釋一種設(shè)置方式。

Xilinx 7系列FPGA內(nèi)置ADC

????注意紅框中的幾點(diǎn):

??? 1.使用DRP端口獲取數(shù)字信號(hào),這樣控制似乎更簡(jiǎn)單一些。

??? 2.使用連續(xù)采樣模式,ADC一直工作在數(shù)據(jù)采集模式,采集后就可以進(jìn)行輸出。

??? 3.使用Channel Sequencer模式,由于只有兩個(gè)XADC而需要采樣的數(shù)據(jù)過多,所以讓XADC依次陸續(xù)進(jìn)行采樣。

??? 4.設(shè)置好DRP端口的時(shí)鐘頻率,50或100M都可以,無特殊要求。

ADC Setup 設(shè)置

??? IP設(shè)置第二頁(yè),主要是設(shè)置Calibration、平均值和外部MUX。這幾個(gè)可以暫時(shí)跳過,等熟悉XADC的使用后在進(jìn)行深入了解。

Xilinx 7系列FPGA內(nèi)置ADC

Alarms?設(shè)置

????第三頁(yè)設(shè)置告警參數(shù),可以不用。如果需要的話,可以設(shè)置一下,便于使用。

Xilinx 7系列FPGA內(nèi)置ADC

channel?設(shè)置

????第四頁(yè)設(shè)置需要使用的通道,這里選擇溫度和三個(gè)供電電壓,并選擇一個(gè)專用的模擬輸入通道和前三個(gè)復(fù)用的模擬輸入通道。

Xilinx 7系列FPGA內(nèi)置ADC

????最后一頁(yè)是Summary,可以看看設(shè)置是否有問題,沒有需要設(shè)置的地方。

????這個(gè)時(shí)候最基本的一個(gè)多通道獲取數(shù)據(jù)的XADC設(shè)置好了,至于設(shè)置中沒有細(xì)說的地方,可以等熟練使用之后進(jìn)行研究,找出最合適的使用模式。

04

Port 例化

????下面是如何使用這個(gè)生成的IP。由于使用DRP端口來讀取數(shù)據(jù),所以需要設(shè)計(jì)一個(gè)DRP讀寫控制器。不過由于XADC本身就提供了一些信號(hào),所以這個(gè)設(shè)計(jì)其實(shí)非常簡(jiǎn)單。

Xilinx 7系列FPGA內(nèi)置ADC

????余下四個(gè)DRP端口,兩個(gè)輸出兩個(gè)輸入。兩個(gè)輸出直接引出來,其中do_out就是最終需要的數(shù)據(jù)。這個(gè)端口是16bit,取高12bit即可(對(duì)應(yīng)XADC中宣稱的12位)。

??? XADC的IP端口中還有兩個(gè),名為eoc_out和channel_out。將eoc_out連接到DRP端口的den_in端口,含義是當(dāng)多路采樣的某一路完成采樣后,則啟動(dòng)DRP端口操作,開始進(jìn)行讀取數(shù)據(jù)。將channel_out補(bǔ)兩位之后送入daddr_in作為DRP端口操作的地址信號(hào)。這樣就完成了DRP的讀寫操作。

????不過這樣輸出的數(shù)據(jù),會(huì)周期性的在幾個(gè)端口數(shù)據(jù)之間變化。所以通常在后端加一個(gè)過濾設(shè)置,具體行為是,當(dāng)代表DRP操作完成的drdy_out拉高的時(shí)候,根據(jù)channel_out的值來判斷是哪一個(gè)通道的。

Xilinx 7系列FPGA內(nèi)置ADC

????關(guān)于每個(gè)采樣通道的具體地址,可以參考手冊(cè):

Xilinx 7系列FPGA內(nèi)置ADC

????溫度換算公式和曲線如下圖所示:

Xilinx 7系列FPGA內(nèi)置ADC

????電壓換算公式和變化曲線如下圖所示:

Xilinx 7系列FPGA內(nèi)置ADC

????至于模擬差分輸入Pin,直接送到頂層的相對(duì)應(yīng)管腳即可。注意Vivado工具可能需要對(duì)復(fù)用的模擬Pin進(jìn)行電平約束,根據(jù)VCCO的電壓值選擇相應(yīng)的lvcmos即可,例如1.8V的VCCO就選擇lvcmos18即可。

????這樣就可以獲取對(duì)應(yīng)的模擬采樣數(shù)據(jù)了。由于絕大部分情況下需要檢測(cè)的模擬信號(hào)變化相對(duì)較慢,使用XADC是足夠用于檢測(cè)的。

????涉及到XADC的使用問題還有MIG IP。MIG是Memory Interface的IP,也就是DDR3之類的DDR存儲(chǔ)器IP。由于此類接口一般速率過高,會(huì)需要溫度信息對(duì)接口做一定的矯正。在MIG IP的配置中,會(huì)默認(rèn)啟動(dòng)XADC。

Xilinx 7系列FPGA內(nèi)置ADC

????此時(shí)的XADC僅僅需要提供溫度信息就可以了。當(dāng)需要提供更多信息,就需要獨(dú)立配置XADC,這樣工程中就會(huì)生成兩個(gè)XADC;或者例化了兩個(gè)MIG IP,這樣各自就會(huì)需要一個(gè)XADC。由于硬件中只有一個(gè)XADC模塊,當(dāng)發(fā)現(xiàn)工程中需要多個(gè)XADC模塊的時(shí)候,工具就會(huì)提示出錯(cuò)。

????解決方案也非常簡(jiǎn)單,MIG IP中去掉XADC。然后在設(shè)計(jì)中獨(dú)立例化XADC IP。根據(jù)上文的做法獲取溫度信息后送往MIG。MIG IP去掉XADC后會(huì)生成一個(gè)溫度端口用來接收數(shù)據(jù)。這樣就不會(huì)發(fā)生沖突。

????另外一個(gè)非常便捷的獲取溫度信息的方案就是使用Hardware Manager。在Hardware Manager中打開XADC就能看到溫度信息。

????其實(shí)XADC所有通道數(shù)據(jù)都可以通過這個(gè)方法獲取。

Xilinx 7系列FPGA內(nèi)置ADC

????可以看到上圖界面溫度信息Temp 60.3℃。文章來源地址http://www.zghlxwxcb.cn/news/detail-491128.html

到了這里,關(guān)于Xilinx 7系列FPGA內(nèi)置ADC的文章就介紹完了。如果您還想了解更多內(nèi)容,請(qǐng)?jiān)谟疑辖撬阉鱐OY模板網(wǎng)以前的文章或繼續(xù)瀏覽下面的相關(guān)文章,希望大家以后多多支持TOY模板網(wǎng)!

本文來自互聯(lián)網(wǎng)用戶投稿,該文觀點(diǎn)僅代表作者本人,不代表本站立場(chǎng)。本站僅提供信息存儲(chǔ)空間服務(wù),不擁有所有權(quán),不承擔(dān)相關(guān)法律責(zé)任。如若轉(zhuǎn)載,請(qǐng)注明出處: 如若內(nèi)容造成侵權(quán)/違法違規(guī)/事實(shí)不符,請(qǐng)點(diǎn)擊違法舉報(bào)進(jìn)行投訴反饋,一經(jīng)查實(shí),立即刪除!

領(lǐng)支付寶紅包贊助服務(wù)器費(fèi)用

相關(guān)文章

  • Xilinx 7系列 FPGA硬件知識(shí)系列(九)——FPGA的配置

    Xilinx 7系列 FPGA硬件知識(shí)系列(九)——FPGA的配置

    目錄 1 .1配置模式 1.1.1??主模式 1.1.2??從模式 1.2??7種配置模式 1.2.1??主串配置模式 1.2.2??從串配置模式 ?編輯1.2.3??主并配置模式 1.2.4??從并配置模式 1.2.5??JTAG配置模式 ?編輯1.2.6??主SPI配置模式 ?編輯1.2.7??主BPI配置模式 1.2.8??FPGA BPI加載時(shí)間(參考xapp587) 2、BPI

    2024年03月13日
    瀏覽(94)
  • 【Spring框架全系列】如何創(chuàng)建一個(gè)SpringBoot項(xiàng)目

    【Spring框架全系列】如何創(chuàng)建一個(gè)SpringBoot項(xiàng)目

    ??哈嘍,大家好,我是小浪。前幾篇博客我們已經(jīng)介紹了什么是Spring,以及如何創(chuàng)建一個(gè)Spring項(xiàng)目,OK,那么單單掌握Spring是完全不夠的,Spring的家族體系十分強(qiáng)大,我們還需要深入學(xué)習(xí),以便于我們后續(xù)達(dá)到能獨(dú)立做項(xiàng)目的水平。今天我們來學(xué)習(xí)SpringBoot。?? ??目錄 一、

    2024年02月03日
    瀏覽(24)
  • xilinx 7系列fpga上電配置

    xilinx 7系列fpga上電配置

    Xilinx FPGA通過加載比特流到內(nèi)部存儲(chǔ)單元來進(jìn)行配置。 Xilinx FPGA存在兩種數(shù)據(jù)配置路徑,一種是滿足最小引腳需求的串行路徑,一種是可用8位、16位或32位來連接到行業(yè)的高性能通用接口,如處理器,8位或者16位并行的閃存。與處理器和處理器外圍設(shè)備一樣, FPGA可以在系統(tǒng)中

    2024年04月14日
    瀏覽(368)
  • FPGA學(xué)習(xí)_Xilinx7系列FPGA基本結(jié)構(gòu)

    FPGA學(xué)習(xí)_Xilinx7系列FPGA基本結(jié)構(gòu)

    參考:https://xilinx.eetrend.com/content/2019/100042384.html xilinx7系列FPGA主要包括:Spartan?-7、Artix?-7、Kintex?-7、Virtex?-7。其性能/密度/價(jià)格也隨著系列的不同而提升。 Spartan7 系列擁有最低的價(jià)格、最低的功耗、最小的尺寸以及最低的設(shè)計(jì)難度,一些低端應(yīng)用中極為合適。 Artix7 系列相

    2024年04月09日
    瀏覽(83)
  • xilinx 7系列FPGA 官方文檔整理

    1. 官方文檔查找鏈接 搜索結(jié)果 ? AMD 自適應(yīng)計(jì)算文檔門戶 (xilinx.com) 2. ug470 - 配置user guide 7 Series FPGAs Configuration User Guide ? 7 Series FPGAs Configuration User Guide (UG470) ? 閱讀器 ? AMD 自適應(yīng)計(jì)算文檔門戶 (xilinx.com) 3. ug471 -IO資源 ug471_7Series_SelectIO.pdf ? 查看器 ? AMD 自適應(yīng)計(jì)算文檔

    2024年04月13日
    瀏覽(168)
  • Xilinx 7系列FPGA局部時(shí)鐘資源

    Xilinx 7系列FPGA局部時(shí)鐘資源

    局部時(shí)鐘網(wǎng)絡(luò)是玩去哪獨(dú)立于全局時(shí)鐘網(wǎng)絡(luò)的。與全局時(shí)鐘不同,局部時(shí)鐘信號(hào)(BUFR)的覆蓋范圍僅限于一個(gè)時(shí)鐘區(qū)域。一個(gè)I/O時(shí)鐘信號(hào)驅(qū)動(dòng)單個(gè)時(shí)鐘區(qū)域。這些網(wǎng)絡(luò)對(duì)于源同步接口設(shè)計(jì)特別有用。在7系列器件中,I/O bank與局部時(shí)鐘域的大小相同。 在7系列器件中,局部時(shí)鐘

    2024年04月29日
    瀏覽(96)
  • Xilinx 7系列FPGA的時(shí)鐘管理

    Xilinx 7系列FPGA的時(shí)鐘管理

    在7系列FPGA中,時(shí)鐘管理單元(CMT)包含了混合模式時(shí)鐘管理器(MMCM)和鎖相環(huán)(PLL)。PLL是包含了MMCM功能的一個(gè)子集。CMT骨干網(wǎng)可用于鏈接CMT的時(shí)鐘功能。CMT圖(圖3-1)展示了各種時(shí)鐘輸入源與MMCM/PLL之間連接的高級(jí)視圖,時(shí)鐘輸入連接允許多個(gè)資源為MMCM/PLL提供參考時(shí)鐘

    2024年04月26日
    瀏覽(17)
  • xilinx 7系列FPGA時(shí)鐘布線資源

    xilinx 7系列FPGA時(shí)鐘布線資源

    7系列FPGA擁有多種時(shí)鐘路由資源,以支持各種時(shí)鐘方案和需求,包括高扇出、短傳播延遲以及極低的偏斜。為了最佳地利用時(shí)鐘路由資源,需要了解如何將用戶時(shí)鐘從PCB傳遞到FPGA,確定哪種時(shí)鐘路由資源最優(yōu),然后通過利用適當(dāng)?shù)腎/O和時(shí)鐘緩沖器來訪問這些時(shí)鐘路由資源。

    2024年04月22日
    瀏覽(101)
  • Xilinx 7系列FPGA配置(ug470)

    Xilinx 7系列FPGA配置(ug470)

    如果 M[2:0] 為 ”101“,則該FPGA 只支持 JTAG 進(jìn)行配置。處于其余配置模式下時(shí),依舊可以使用 JTAG 模式進(jìn)行調(diào)試,并且優(yōu)先級(jí)最高。 串行配置模式 接口 從-連接方式 主-連接方式 除了CCLK 連接不同,其他都和從串行模式一樣 串行菊花鏈(非同時(shí)配置) 上升沿采樣DIN數(shù)據(jù),下降

    2024年03月22日
    瀏覽(93)
  • Vivado | FPGA開發(fā)工具(Xilinx系列芯片)

    官網(wǎng)下載地址 最詳細(xì)的Vivado安裝教程 Vivado的安裝以及使用_入門

    2024年02月12日
    瀏覽(98)

覺得文章有用就打賞一下文章作者

支付寶掃一掃打賞

博客贊助

微信掃一掃打賞

請(qǐng)作者喝杯咖啡吧~博客贊助

支付寶掃一掃領(lǐng)取紅包,優(yōu)惠每天領(lǐng)

二維碼1

領(lǐng)取紅包

二維碼2

領(lǐng)紅包