国产 无码 综合区,色欲AV无码国产永久播放,无码天堂亚洲国产AV,国产日韩欧美女同一区二区

【FLASH存儲(chǔ)器系列三】FLASH存儲(chǔ)陣列結(jié)構(gòu)及存儲(chǔ)原理

這篇具有很好參考價(jià)值的文章主要介紹了【FLASH存儲(chǔ)器系列三】FLASH存儲(chǔ)陣列結(jié)構(gòu)及存儲(chǔ)原理。希望對(duì)大家有所幫助。如果存在錯(cuò)誤或未考慮完全的地方,請(qǐng)大家不吝賜教,您也可以點(diǎn)擊"舉報(bào)違法"按鈕提交疑問(wèn)。

??個(gè)人主頁(yè): highman110
??作者簡(jiǎn)介:一名硬件工程師,持續(xù)學(xué)習(xí),不斷記錄,保持思考,輸出干貨內(nèi)容

目錄

1 Flash存儲(chǔ)陣列結(jié)構(gòu)及存儲(chǔ)原理

1.1 NOR flash

1.2 NAND flash


1 Flash存儲(chǔ)陣列結(jié)構(gòu)及存儲(chǔ)原理

1.1 NOR flash

????????我們有了基本存儲(chǔ)單元后,就要通過(guò)某種方式將基本存儲(chǔ)單元連接到字線和位線上,通過(guò)選中字線和位線來(lái)訪問(wèn)對(duì)應(yīng)的存儲(chǔ)單元。

????????如下為一個(gè)2字x 8位的nor flash結(jié)構(gòu)存儲(chǔ)陣列示意圖。WL為字線、BL為位線。其中位線在正常讀操作過(guò)程會(huì)被充電到高電平,且位線輸出還有一個(gè)反相器,這個(gè)圖里沒(méi)有畫出。數(shù)據(jù)存儲(chǔ)單元并聯(lián)在位線上,其結(jié)構(gòu)類似一個(gè)NOR或非門,所以叫NOR flash。

【FLASH存儲(chǔ)器系列三】FLASH存儲(chǔ)陣列結(jié)構(gòu)及存儲(chǔ)原理

????????下面說(shuō)明其讀、寫、擦的工作原理:

????????擦除:WL0、WL1接地,BL0~BL7接地,VS加12V電壓,浮柵中的電子通過(guò)FN隧穿效應(yīng)被拉回到源極,即都被改寫成了1。

????????寫入:注意寫只能寫0,寫1和擦除原理一樣。假設(shè)要對(duì)WL0字線單元寫入10100010,此時(shí)VS接地,WL0加12V電壓,WL1接地,同時(shí),將要寫0的單元,也就是需要電子注意浮柵的單元的漏極接高壓來(lái)產(chǎn)生熱電子注入,也即BL6、BL4、BL3、BL2、BL0接12V,并使BL7、BL5、BL1浮空。則存儲(chǔ)單元T06、T04、T03、T02、T00發(fā)生熱電子注入使浮柵充電,使管子的開啟電壓閾值升高(約7V),從而寫入0。T07、T05、T01無(wú)法發(fā)生熱電子注入,故其保持擦除時(shí)的“1”信息。而WL1因接地,存儲(chǔ)電源里的信息不變。

????????讀取:假設(shè)要對(duì)WL0字線單元進(jìn)行讀出。VS接地,位線BL0~BL7均被預(yù)充電至高電平,約1V~2V,WL1接地。WL0接3V~5V的電壓,浮柵中已經(jīng)注入電子的T06、T04、T03、T02、T00單元,其開啟電壓為7V,所以管子不會(huì)導(dǎo)通,所以位線BL6、BL4、BL3、BL2、BL0電壓保持預(yù)充的1V~2V不變,而T07、T05、T01浮柵中沒(méi)有電子,管子會(huì)導(dǎo)通,將位線BL7、BL5、BL1下拉至0V,然后位線電壓反相后輸出10100010。

1.2 NAND flash

????????從以上NOR flash的陣列結(jié)構(gòu)可以注意到,整個(gè)陣列中所有晶體管的源極都連接到了VS,所有漏極都連接到了位線上,這些連接在芯片版圖里將占據(jù)較大面積。為了避免這些開銷,采用了另一種陣列結(jié)構(gòu),也就是nand。

????????如下是一個(gè)8字x 8位的nand flash結(jié)構(gòu)存儲(chǔ)陣列示意圖。一串存儲(chǔ)單元串接在位線上,另外最上方還有一個(gè)位線選擇晶體管,最下方還有一個(gè)地線選擇晶體管,用著兩個(gè)管子來(lái)選中相應(yīng)的位線。同樣位線的充電和輸出反相沒(méi)有畫出來(lái),其結(jié)構(gòu)類似于NAND與非門,所以叫nand flash。

【FLASH存儲(chǔ)器系列三】FLASH存儲(chǔ)陣列結(jié)構(gòu)及存儲(chǔ)原理

????????擦除:WL0~WL7接地,VS、BL0~BL7浮空,襯底加高壓20V,浮柵中的電子通過(guò)FN隧穿效應(yīng)被拉回到襯底,即都被改寫成了1。擦除的單位是所有共襯底的單元中字線接地的部分,一般是一個(gè)block,通常一個(gè)block是由多根字線(比如64根)構(gòu)成的陣列組成。

????????寫入:注意nand flash不能隨機(jī)編程,只能按地址順序編程(我個(gè)人理解從陣列本身操作來(lái)說(shuō)是可以隨機(jī)編程的,給相應(yīng)的字線、位線電壓即可。其實(shí)這個(gè)是和ECC相關(guān),具體原因我們后續(xù)分享),只能WL0,接著WL1~WL7,寫入最小單位為page。編程時(shí),寫入的字線加高電壓20V,其余字線加10V,襯底接地,VS浮空,若要寫0,將相應(yīng)的位線接0V,即漏極接0V,則控制柵和漏極間的20V 將產(chǎn)生FN隧穿效應(yīng),使浮柵充上電子,抬高此管的開啟電壓,完成寫0。若要寫1,將相應(yīng)的位線接10V,即漏極接10V,則控制柵和漏極間的只有10V壓差,無(wú)法產(chǎn)生FN隧穿效應(yīng),則浮柵上沒(méi)有充上電子,即保持為1。

????????讀?。何痪€預(yù)充電至2V,VS接地,未選中的字線加10V,選中的字線加3V,未選中的字線無(wú)論浮柵中有沒(méi)有電子,管子都導(dǎo)通,就相當(dāng)于被選中的單元漏極直接接在位線上,若被選中的單元浮柵中有電子,則管子不導(dǎo)通(充了電子后管子開啟電壓抬高到7V),位線仍為2V,經(jīng)反相器后輸出0,若被選中的單元浮柵中沒(méi)有電子,則管子導(dǎo)通,位線被拉至VS,經(jīng)反相器后輸出1。讀取過(guò)程只能順序讀,不能隨機(jī)讀(同樣和ECC相關(guān),如果軟件沒(méi)有適配ECC功能,原理上可以隨機(jī)讀)。文章來(lái)源地址http://www.zghlxwxcb.cn/news/detail-486877.html

到了這里,關(guān)于【FLASH存儲(chǔ)器系列三】FLASH存儲(chǔ)陣列結(jié)構(gòu)及存儲(chǔ)原理的文章就介紹完了。如果您還想了解更多內(nèi)容,請(qǐng)?jiān)谟疑辖撬阉鱐OY模板網(wǎng)以前的文章或繼續(xù)瀏覽下面的相關(guān)文章,希望大家以后多多支持TOY模板網(wǎng)!

本文來(lái)自互聯(lián)網(wǎng)用戶投稿,該文觀點(diǎn)僅代表作者本人,不代表本站立場(chǎng)。本站僅提供信息存儲(chǔ)空間服務(wù),不擁有所有權(quán),不承擔(dān)相關(guān)法律責(zé)任。如若轉(zhuǎn)載,請(qǐng)注明出處: 如若內(nèi)容造成侵權(quán)/違法違規(guī)/事實(shí)不符,請(qǐng)點(diǎn)擊違法舉報(bào)進(jìn)行投訴反饋,一經(jīng)查實(shí),立即刪除!

領(lǐng)支付寶紅包贊助服務(wù)器費(fèi)用

相關(guān)文章

  • ROM、RAM、內(nèi)存、內(nèi)存條、外存、內(nèi)部存儲(chǔ)器、外部存儲(chǔ)器、FLASH等之間的關(guān)系

    ROM、RAM、內(nèi)存、內(nèi)存條、外存、內(nèi)部存儲(chǔ)器、外部存儲(chǔ)器、FLASH等之間的關(guān)系

    ? ??各位看到這一系列的名詞,是否也曾感受到一頭霧水?研究了一上午終于理清了它們之間的關(guān)系,直接上圖說(shuō)明,相信你看完也能恍然大悟!若有錯(cuò)誤麻煩在評(píng)論區(qū)指出。 這里有幾點(diǎn)需要明確: 存BOIS的ROM也屬于內(nèi)存(因?yàn)镃PU也可以對(duì)其直接尋址),但我們生活中常說(shuō)

    2023年04月26日
    瀏覽(21)
  • 單板硬件設(shè)計(jì):存儲(chǔ)器SD卡( NAND FLASH)

    單板硬件設(shè)計(jì):存儲(chǔ)器SD卡( NAND FLASH)

    在單板設(shè)計(jì)中,無(wú)論是涉及到一個(gè)簡(jiǎn)易的CPU、MCU小系統(tǒng)或者是復(fù)雜的單板設(shè)計(jì),都離不開存儲(chǔ)器設(shè)計(jì): 1、存儲(chǔ)器介紹 存儲(chǔ)器的分類大致可以劃分如下: ROM和RAM指的都是半導(dǎo)體存儲(chǔ)器,ROM在系統(tǒng)停止供電的時(shí)候仍然可以保持?jǐn)?shù)據(jù),而RAM通常都是在掉電之后就丟失數(shù)據(jù),典型的

    2024年02月05日
    瀏覽(20)
  • IC設(shè)計(jì)-存儲(chǔ)器分類匯總(區(qū)別RAM、ROM、SRAM、 DDR、EEPROM、FLASH)

    IC設(shè)計(jì)-存儲(chǔ)器分類匯總(區(qū)別RAM、ROM、SRAM、 DDR、EEPROM、FLASH)

    1、存儲(chǔ)器分類圖 2、用分類對(duì)比的方法介紹不同的存儲(chǔ)器特點(diǎn) 2.1? 存儲(chǔ)器按照用途分類 : ? ? ? ?可以分為 主存儲(chǔ)器(內(nèi)部存儲(chǔ))和輔助存儲(chǔ)器(外部存儲(chǔ)) 。主存儲(chǔ)器是指CPU能直接訪問(wèn)的,有內(nèi)存、一級(jí)/二級(jí)緩存等,一般采用半導(dǎo)體存儲(chǔ)器;輔助存儲(chǔ)器包括軟盤、硬盤

    2024年02月02日
    瀏覽(26)
  • 計(jì)算機(jī)組成原理之機(jī)器:存儲(chǔ)器之高速緩沖存儲(chǔ)器

    計(jì)算機(jī)組成原理之機(jī)器:存儲(chǔ)器之高速緩沖存儲(chǔ)器

    筆記來(lái)源:哈爾濱工業(yè)大學(xué)計(jì)算機(jī)組成原理(哈工大劉宏偉) 3.1.1 為什么用cache? 角度一: I/O設(shè)備向主存請(qǐng)求的級(jí)別高于CPU訪存 ,這就出現(xiàn)了CPU等待I/O設(shè)備訪存的現(xiàn)象,致使CPU空等一段時(shí)間,降低CPU工作效率。為 避免CPU與I/O設(shè)備爭(zhēng)搶訪存 ,可在CPU與主存之間加一級(jí)緩存,

    2024年03月10日
    瀏覽(35)
  • 存儲(chǔ)器的結(jié)構(gòu)

    存儲(chǔ)器的結(jié)構(gòu)

    存儲(chǔ)的基本結(jié)構(gòu)如下: 控制邏輯會(huì)給出讀寫操作信號(hào): 讀操作時(shí),控制邏輯會(huì)給出信號(hào),讀出相應(yīng)的存儲(chǔ)器單元的數(shù)據(jù),然后交給數(shù)據(jù)寄存器。 寫操作時(shí),數(shù)據(jù)寄存器會(huì)先寄存數(shù)據(jù),然后通知控制邏輯給出寫信號(hào),寫入到相應(yīng)的存儲(chǔ)器元。 如下圖所示,一個(gè)存儲(chǔ)體是由很多

    2023年04月19日
    瀏覽(16)
  • 計(jì)算機(jī)組成原理——存儲(chǔ)器

    存儲(chǔ)器——計(jì)算機(jī)組成原理題庫(kù) 1 、下面什么存儲(chǔ)器是目前已被淘汰的存儲(chǔ)器。 A、 半導(dǎo)體存儲(chǔ)器 B、 磁表面存儲(chǔ)器 C 、 磁芯存儲(chǔ)器 D、 光盤存儲(chǔ)器 2 、若SRAM芯片的容量為1024*4位,則地址和數(shù)據(jù)引腳的數(shù)目分別是什么。 A 、 10,4 B、 5,4 C、 10,8 D、 5,8 3 、下面關(guān)于半導(dǎo)體存儲(chǔ)

    2024年02月02日
    瀏覽(25)
  • 計(jì)算機(jī)組成原理 存儲(chǔ)器設(shè)計(jì)

    計(jì)算機(jī)組成原理 存儲(chǔ)器設(shè)計(jì)

    目錄 一、把8×8 位的RAM存儲(chǔ)器模塊擴(kuò)展為 8×32 位RAM存儲(chǔ)空間; 二、把8×8 位的RAM存儲(chǔ)器模塊擴(kuò)展為32×8位RAM存儲(chǔ)空間; 三、把256×4 位的RAM存儲(chǔ)器模塊擴(kuò)展為1K×8b的RAM存儲(chǔ)空間。 PS:先說(shuō)說(shuō)存儲(chǔ)器是什么樣的小玩意: ? ? ? ? ? ? ? ? ? ? ? ? A x B 位XXX(RAM或者ROM)存儲(chǔ)器的

    2024年02月07日
    瀏覽(24)
  • 計(jì)算機(jī)組成原理 存儲(chǔ)器實(shí)驗(yàn)

    計(jì)算機(jī)組成原理 存儲(chǔ)器實(shí)驗(yàn)

    計(jì)算機(jī)組成原理實(shí)驗(yàn)環(huán)境 掌握靜態(tài)隨機(jī)存儲(chǔ)器 RAM 的工作特性。 掌握靜態(tài)隨機(jī)存儲(chǔ)器 RAM 的讀寫方法。 做好實(shí)驗(yàn)預(yù)習(xí),熟悉 MEMORY6116 芯片各引腳的元器件的功能和連接方式,熟悉其他實(shí)驗(yàn)元器件的功能特性和使用方法,看懂電路圖。 按照實(shí)驗(yàn)內(nèi)容與步驟的要求,認(rèn)真仔細(xì)地

    2024年02月02日
    瀏覽(29)
  • 《計(jì)算機(jī)組成原理》期末考試手寫筆記——模塊五: 并行主存系統(tǒng)(交叉存儲(chǔ)器+順序存儲(chǔ)器“帶寬”的計(jì)算方法)

    《計(jì)算機(jī)組成原理》期末考試手寫筆記——模塊五: 并行主存系統(tǒng)(交叉存儲(chǔ)器+順序存儲(chǔ)器“帶寬”的計(jì)算方法)

    目錄 (一)知識(shí)點(diǎn)總結(jié)? ?(二)經(jīng)典考試?yán)} 1.設(shè)主存儲(chǔ)器容量為256字,字長(zhǎng)為32位,模塊數(shù)m=4,分別用順序方式和交叉方式進(jìn)行組織。主存儲(chǔ)器的存儲(chǔ)周期T=200ns,數(shù)據(jù)總線寬度為32位,總線傳送周期τ=50ns。若按地址順序連續(xù)讀取4個(gè)字,問(wèn)順序存儲(chǔ)器和交叉存儲(chǔ)器的帶寬各

    2024年02月08日
    瀏覽(27)
  • 計(jì)算機(jī)組成原理實(shí)驗(yàn)——三、存儲(chǔ)器實(shí)驗(yàn)

    計(jì)算機(jī)組成原理實(shí)驗(yàn)——三、存儲(chǔ)器實(shí)驗(yàn)

    1.掌握存儲(chǔ)器的工作原理和接口。 2.掌握存儲(chǔ)器的實(shí)現(xiàn)方法和初始化方法。 3.掌握RISC-V中存儲(chǔ)器的存取方式。 1.利用vivado IP核創(chuàng)建64 32的ROM,并在 系數(shù)文件中設(shè)置數(shù)據(jù)為123489ab; 2.利用vivado IP核創(chuàng)建64 32的RAM,并在 其上封裝一個(gè)模塊,使得其能完成risc-v 的load/store指令功能。

    2024年02月04日
    瀏覽(22)

覺(jué)得文章有用就打賞一下文章作者

支付寶掃一掃打賞

博客贊助

微信掃一掃打賞

請(qǐng)作者喝杯咖啡吧~博客贊助

支付寶掃一掃領(lǐng)取紅包,優(yōu)惠每天領(lǐng)

二維碼1

領(lǐng)取紅包

二維碼2

領(lǐng)紅包