Refer:?(285條消息) FPGA幾種電平：TTL，CMOS以及LVTTL,LVCMOS_Love coldplay的博客-CSDN博客

常用的電平標準有TTL、CMOS、LVTTL、LVCMOS、ECL、PECL、LVPECL、RS232、RS485等，還有一些速度比較高的LVDS、GTL、PGTL、CML、HSTL、SSTL等。

供電電源、電平標準以及使用注意事項

1. TTL：Transistor-TransistorLogic三極管結構。

Vcc：5V；VOH>=2.4V；VOL

因為2.4V與5V之間還有很大空閑，對改善噪聲容限并沒什么好處，又會白白增大系統(tǒng)功耗，還會影響速度。所以后來就把一部分“砍”掉了。也就是后面的LVTTL。

l LVTTL又分3.3V、2.5V以及更低電壓的LVTTL(Low Voltage TTL)。

3.3V LVTTL： Vcc：3.3V；VOH>=2.4V；VOL

2.5V LVTTL： Vcc：2.5V；VOH>=2.0V；VOL

更低的LVTTL不常用就先不講了。多用在處理器等高速芯片，使用時查看芯片手冊就OK了。

TTL使用注意

TTL電平一般過沖都會比較嚴重，可能在始端串22歐或33歐電阻； TTL電平輸入腳懸空時是內部認為是高電平。要下拉的話應用1k以下電阻下拉。TTL輸出不能驅動CMOS輸入。

2. CMOS：Complementary MetalOxide Semiconductor PMOS+NMOS。

Vcc：5V；VOH>=4.45V；VOL

相對TTL有了更大的噪聲容限，輸入阻抗遠大于TTL輸入阻抗。對應3.3V LVTTL，出現(xiàn)了LVCMOS，可以與3.3V的LVTTL直接相互驅動。

l ?3.3V LVCMOS：

Vcc：3.3V；VOH>=3.2V；VOL

l ?2.5V LVCMOS：

Vcc：2.5V；VOH>=2V；VOL

CMOS使用注意

CMOS結構內部寄生有可控硅結構，當輸入或輸入管腳高于VCC一定值(比如一些芯片是0.7V)時，電流足夠大的話，可能引起閂鎖效應，導致芯片的燒毀。

3. ECL：Emitter CoupledLogic 發(fā)射極耦合邏輯電路(差分結構)

Vcc=0V；Vee：-5.2V；VOH=-0.88V；VOL=-1.72V；VIH=-1.24V；VIL=-1.36V。

速度快，驅動能力強，噪聲小，很容易達到幾百M的應用。但是功耗大，需要負電源。為簡化電源，出現(xiàn)了PECL(ECL結構，改用正電壓供電)和LVPECL。

l ?PECL：Pseudo/Positive ECL

Vcc=5V；VOH=4.12V；VOL=3.28V；VIH=3.78V；VIL=3.64V

l ?LVPECL：Low Voltage PECL

Vcc=3.3V；VOH=2.42V；VOL=1.58V；VIH=2.06V；VIL=1.94V

ECL、PECL、LVPECL使用注意

不同電平不能直接驅動。中間可用交流耦合、電阻網絡或專用芯片進行轉換。以上三種均為射隨輸出結構，必須有電阻拉到一個直流偏置電壓。(如多用于時鐘的LVPECL：直流匹配時用130歐上拉，同時用82歐下拉；交流匹配時用82歐上拉，同時用130歐下拉。但兩種方式工作后直流電平都在1.95V左右。)

前面的電平標準擺幅都比較大，為降低電磁輻射，同時提高開關速度又推出LVDS電平標準。

4. LVDS：Low Voltage Differential Signaling(差分結構)

差分對輸入輸出，內部有一個恒流源3.5-4mA，在差分線上改變方向來表示0和1。通過外部的100歐匹配電阻(并在差分線上靠近接收端)轉換為±350mV的差分電平。

LVDS使用注意：可以達到600M以上，PCB要求較高，差分線要求嚴格等長，差最好不超過10mil(0.25mm)。100歐電阻離接收端距離不能超過500mil，最好控制在300mil以內。

下面的電平用的可能不是很多，篇幅關系，只簡單做一下介紹。如果感興趣的話可以聯(lián)系我。

5. CML：

是內部做好匹配的一種電路，不需再進行匹配。三極管結構，也是差分線，速度能達到3G以上。只能點對點傳輸。

6. GTL：

類似CMOS的一種結構，輸入為比較器結構，比較器一端接參考電平，另一端接輸入信號。1.2V電源供電。

Vcc=1.2V；VOH>=1.1V；VOL

7. PGTL/GTL+：

Vcc=1.5V；VOH>=1.4V；VOL

HSTL是主要用于QDR存儲器的一種電平標準：一般有CCIO=1.8V和CCIO=1.5V。和上面的GTL相似，輸入為比較器結構，比較器一端接參考電平(VCCIO/2)，另一端接輸入信號。對參考電平要求比較高(1%精度)。

SSTL主要用于DDR存儲器。和HSTL基本相同。V¬¬CCIO=2.5V，輸入為比較器結構，比較器一端接參考電平1.25V，另一端接輸入信號。對參考電平要求比較高(1%精度)。

8. HSTL和SSTL

大多用在300M以下。

9. RS232和RS485

RS232采用±12-15V供電，我們電腦后面的串口即為RS232標準。+12V表示0，-12V表示1。可以用MAX3232等專用芯片轉換，也可以用兩個三極管加一些外圍電路進行反相和電壓匹配。

RS485是一種差分結構，相對RS232有更高的抗干擾能力。傳輸距離可以達到上千米。文章來源地址http://www.zghlxwxcb.cn/news/detail-485739.html

到了這里，關于詳解信號邏輯電平標準: CMOS、TTL、LVCMOS、LVTTL、ECL、PECL、LVPECL、LVDS、CML的文章就介紹完了。如果您還想了解更多內容，請在右上角搜索TOY模板網以前的文章或繼續(xù)瀏覽下面的相關文章，希望大家以后多多支持TOY模板網！