IC工程師在日常的學(xué)習(xí)和工作中或多或少會(huì)都遇到一些專業(yè)的IC詞匯。下面就來(lái)為大家盤點(diǎn)一下各個(gè)崗位的專業(yè)高頻名詞。（文檔內(nèi)持續(xù)更新，全文檔文末可領(lǐng)）
數(shù)字功能驗(yàn)證高頻名詞
CIN (Carry INput)：進(jìn)位輸入
COUT(Carry OUTput)：進(jìn)位輸出
counter top：頂層
Binary：進(jìn)制數(shù)，一種只有0和1兩個(gè)數(shù)字的數(shù)制.十進(jìn)制數(shù)種由0~9十個(gè)數(shù)字組成的數(shù)制。
Decimal：八進(jìn)制數(shù),一種由0~7八個(gè)數(shù)字組成的數(shù)制。
Octal：八進(jìn)制數(shù),-種由0~7八個(gè)數(shù)字組成的數(shù)制。
Hex：十六進(jìn)制數(shù)，一種由09和AF十六個(gè)數(shù)字和字母組成的數(shù)制。
ADC-Analog to Digital Convert：模擬信號(hào)到數(shù)字信號(hào)的轉(zhuǎn)換電路。
AHB-Advanced High Performance Bus：ARM公司推出的AMBA總線規(guī)范之一，主要用于高性能模塊(如CPU、DMA和DSP等)之間的連接
ARM-Acorn RISC Machine：英國(guó)ARM公司，手機(jī)或者移動(dòng)芯片中常用的CPU處理器，現(xiàn)在低功耗設(shè)計(jì)中基本都采用ARM CPU
數(shù)字前端設(shè)計(jì)高頻名詞
DE: Design
EDA: Electronic Design Automation 電子設(shè)計(jì)自動(dòng)化，EDA工具的集合名稱
VCS: synopsys公司的數(shù)字前端仿真工具
Verdi：synopsys公司的數(shù)字前端debug工具，可以配合不同的仿真軟件進(jìn)行debug
NCSIM：cadence公司的數(shù)字前端仿真工具
Vivado：Vivado FPGA廠商賽靈思公司的集成設(shè)計(jì)環(huán)境
Modelsim：mentor公司的數(shù)字前端仿真工具，也叫QUESTASIM
ICC：(IC Compiler)synopsys公司用于自動(dòng)布局布線的一款軟件
FSDB：常用的波形文件格式，用Verdi打開
數(shù)字后端設(shè)計(jì)高頻名詞
納米級(jí)設(shè)計(jì)：在半導(dǎo)體器件中，常使用金屬互連線來(lái)連接電路中的不同部分，從而實(shí)現(xiàn)設(shè)計(jì)。隨著工藝技術(shù)的發(fā)展，這些互連線逐漸開始影響設(shè)計(jì)的性能。對(duì)于深亞微米或者納米級(jí)別的工藝技術(shù)，互連線間的耦合效應(yīng)會(huì)帶來(lái)噪聲串?dāng)_，而這兩者都會(huì)限制設(shè)計(jì)的運(yùn)行速度。雖然噪聲串?dāng)_帶來(lái)的影響在老一代的工藝技術(shù)下是可以忽略不計(jì)的，但在如今納米級(jí)別下已經(jīng)不容忽視了，因此不論是物理設(shè)計(jì)還是設(shè)計(jì)驗(yàn)證都應(yīng)考慮到噪聲和串?dāng)_的影響。
靜態(tài)時(shí)序分析（STA）：是用來(lái)驗(yàn)證數(shù)字設(shè)計(jì)時(shí)序的技術(shù)之一。
為何使用靜態(tài)時(shí)序分析：STA是一種可以驗(yàn)證設(shè)計(jì)中所有時(shí)序要求的詳盡方法，而其他時(shí)序分析方法例如時(shí)序仿真則只能驗(yàn)證到被當(dāng)前激勵(lì)執(zhí)行到的那一部分時(shí)序路徑?；跁r(shí)序仿真的驗(yàn)證完備性取決于施加激勵(lì)的完備性。如果使用時(shí)序仿真來(lái)驗(yàn)證一個(gè)千萬(wàn)門級(jí)別的設(shè)計(jì)，速度將會(huì)非常慢，并且實(shí)際上也無(wú)法充分驗(yàn)證。
因此，想要基于時(shí)序仿真的方法來(lái)進(jìn)行詳盡的時(shí)序驗(yàn)證是非常困難的。相比之下，STA則提供了一種更快更簡(jiǎn)單的方法去分析并檢查設(shè)計(jì)中的全部時(shí)序路徑。鑒于如今的ASIC設(shè)計(jì)規(guī)模已達(dá)千萬(wàn)門級(jí)別，STA已經(jīng)成為了詳盡地驗(yàn)證設(shè)計(jì)時(shí)序的必要方法。
PT：Prime Time 是一個(gè)靜態(tài)時(shí)序分析工具。
單元（standard cell）：芯片中的大多數(shù)復(fù)雜功能通常是使用基本構(gòu)建塊（basic building block）來(lái)設(shè)計(jì)的，這些基本構(gòu)建塊實(shí)現(xiàn)了簡(jiǎn)單的邏輯功能，例如與、或、與非、或非、或與非，與或非以及觸發(fā)器（flip-flop）。這些基本構(gòu)建塊是預(yù)先設(shè)計(jì)的，稱為標(biāo)準(zhǔn)單元（standard cell）。
模擬版圖高頻名詞
SAB-Salicide Block：指的是晶圓默認(rèn)全部都做硅化處理，但是不需要做硅化的地方就用這層做遮擋，避免硅化處理。
Dummy：虛擬器件，在工藝中保護(hù)實(shí)際工作器件的器件。
MOSFET-Metal-Oxide Semiconductor FET：金屬—氧化物半導(dǎo)體場(chǎng)效應(yīng)管，簡(jiǎn)稱MOS管。
（MOS管）Gate：柵端
Source：源端
Drain：漏端
Bulk：襯底
（Triode-三極管-BJT-Bipolar Junction Transistor）Base：基極
模擬設(shè)計(jì)高頻名詞
Analog Design：模擬設(shè)計(jì)
Tail Current：尾電流。
Telescopic Operational Amplifiers：套筒式運(yùn)算放大器。
Folded Cascode Operational Amplifiers：折疊共源共柵式運(yùn)算放大器：這是單極放大器中的一種結(jié)構(gòu)
Bandgap References：帶隙基準(zhǔn)
Biasing：偏置
Bandwidth：帶寬：指發(fā)送信號(hào)中含有的有效成分的頻率范圍
Process Corners：工藝角
Positive Feedback：正反饋
Output Impendance：輸出阻抗
篇幅限制，就不一一例舉了，文檔內(nèi)各個(gè)崗位的內(nèi)容將持續(xù)更新，需要的同學(xué)可以分享文檔全部鏈接~文章來(lái)源：http://www.zghlxwxcb.cn/news/detail-481594.html
這里放個(gè)入口：IC專業(yè)術(shù)語(yǔ)盤點(diǎn)文章來(lái)源地址http://www.zghlxwxcb.cn/news/detail-481594.html
到了這里，關(guān)于這些常用的IC專業(yè)術(shù)語(yǔ)，你了解多少？的文章就介紹完了。如果您還想了解更多內(nèi)容，請(qǐng)?jiān)谟疑辖撬阉鱐OY模板網(wǎng)以前的文章或繼續(xù)瀏覽下面的相關(guān)文章，希望大家以后多多支持TOY模板網(wǎng)！
