??博客主頁(yè)：大寄一場(chǎng).

??博客制作不易歡迎各位??點(diǎn)贊+?收藏+?關(guān)注

?文章來(lái)源地址http://www.zghlxwxcb.cn/news/detail-466421.html

目錄

前言

第一章 計(jì)算機(jī)系統(tǒng)概論

計(jì)算機(jī)軟件的發(fā)展

?計(jì)算機(jī)硬件的基本組成

計(jì)算機(jī)系統(tǒng)的層次結(jié)構(gòu)

?編輯

計(jì)算機(jī)的性能指標(biāo)

第二章 數(shù)據(jù)表示 與 第三章 數(shù)據(jù)運(yùn)算與運(yùn)算器

第四章 存儲(chǔ)系統(tǒng)

存儲(chǔ)器的層次結(jié)構(gòu)

主存儲(chǔ)器的技術(shù)指標(biāo)

替換算法

寫(xiě)策略

??虛擬存儲(chǔ)器

第五章 指令系統(tǒng)

第六章 中央處理器

第七章 總線系統(tǒng)

第八章外圍設(shè)備

第九章 輸入輸出系統(tǒng)

?

?

?

?

前言

歡迎來(lái)到這篇博客，我將為大家提供一份計(jì)算機(jī)組成原理期末復(fù)習(xí)筆記。在本次復(fù)習(xí)中，我們將回顧和鞏固計(jì)算機(jī)組成原理的重要知識(shí)點(diǎn)，包括計(jì)算機(jī)系統(tǒng)的基本結(jié)構(gòu)、指令集架構(gòu)、存儲(chǔ)器層次結(jié)構(gòu)、總線和通道以及輸入輸出設(shè)備的工作原理等。

計(jì)算機(jī)組成原理是計(jì)算機(jī)科學(xué)和工程領(lǐng)域的核心課程之一，對(duì)于理解計(jì)算機(jī)系統(tǒng)的運(yùn)作原理和設(shè)計(jì)計(jì)算機(jī)硬件具有重要意義。通過(guò)本次復(fù)習(xí)筆記的閱讀，你將加深對(duì)計(jì)算機(jī)組成原理的理解，提高自己的知識(shí)水平和技能。

希望這份復(fù)習(xí)筆記對(duì)你有所幫助，如果你在學(xué)習(xí)過(guò)程中遇到任何問(wèn)題或需要進(jìn)一步解釋，請(qǐng)隨時(shí)在評(píng)論區(qū)留言。祝你考試順利！

本文參考教材：周建敏主編的《計(jì)算機(jī)組成原理》

B站視頻： 王道計(jì)算機(jī)考研 計(jì)算機(jī)組成原理；

第一章 計(jì)算機(jī)系統(tǒng)概論

學(xué)到這一章我們便會(huì)想知道什么是計(jì)算機(jī)系統(tǒng)？

? ? ? 計(jì)算機(jī)系統(tǒng)=軟件（具有各種特殊功能的程序）+硬件（計(jì)算機(jī)的實(shí)體）

計(jì)算機(jī)軟件的發(fā)展

計(jì)算機(jī)軟件技術(shù)的發(fā)展，促進(jìn)計(jì)算機(jī)系統(tǒng)的發(fā)展。

計(jì)算機(jī)語(yǔ)言的發(fā)展經(jīng)歷了面向機(jī)器的機(jī)器語(yǔ)言和匯編語(yǔ)言、面向問(wèn)題的高級(jí)語(yǔ)言。其中高級(jí)語(yǔ)言的發(fā)展真正促進(jìn)了軟件的發(fā)展，它經(jīng)歷了從科學(xué)計(jì)算和工程計(jì)算的 FORTRAN、結(jié)構(gòu)化程序設(shè)計(jì)的 PASCAL到面向?qū)ο蟮腃++和適應(yīng)網(wǎng)絡(luò)環(huán)境的Java。

同時(shí)，直接影響計(jì)算機(jī)系統(tǒng)性能提升的各種系統(tǒng)軟件也有了長(zhǎng)足的發(fā)展，特別是操作系統(tǒng)，如 Windows、 Linux、UNIX等。

?計(jì)算機(jī)硬件的基本組成

?計(jì)算機(jī)的硬件包括運(yùn)算器、控制器、存儲(chǔ)器、輸入/輸出設(shè)備和總線。隨著半導(dǎo)體制造工藝的進(jìn)步，將運(yùn)算器和控制器集成在一個(gè)芯片上，這樣的集成電路芯片稱為中央處理器 (CPU)。

?

?

• 運(yùn)算器(Calculator):負(fù)責(zé)執(zhí)行算術(shù)和邏輯運(yùn)算，處理數(shù)據(jù)的基本操作。

  

• ACC：累加器（accumulator），一種計(jì)算機(jī)中的寄存器，用于保存運(yùn)算結(jié)果。
• ALU：算術(shù)邏輯單元（arithmetic logic unit），用于執(zhí)行算術(shù)和邏輯運(yùn)算。
• MQ：乘法器-商寄存器（multiply-quotient），用于存儲(chǔ)乘法操作的結(jié)果和商。
• X:通用的操作數(shù)寄存器，用于存放操作數(shù)

?

?

• 控制器(Controller):控制計(jì)算機(jī)各部件的工作，確保它們按照正確的順序和時(shí)序協(xié)同工作。

IR:指令寄存器，存放當(dāng)前執(zhí)行的指令

PC:程序計(jì)數(shù)器，存放下一條指令地址，有自動(dòng)加1功能

?

?

• 存儲(chǔ)器(Memory):用于暫時(shí)存儲(chǔ)數(shù)據(jù)和程序。主要有內(nèi)存（主存）(RAM隨機(jī)存儲(chǔ)器,ROM只讀存儲(chǔ)器)和輔助存儲(chǔ)器(硬盤(pán)、固態(tài)硬盤(pán)等)。

?

?

?

• 存儲(chǔ)單元(Storage Unit):是計(jì)算機(jī)中用于存儲(chǔ)數(shù)據(jù)的基本單位，通常是一個(gè)二進(jìn)制位(bit)或八個(gè)二進(jìn)制位(byte)。
• 存儲(chǔ)字(Storage Word):是計(jì)算機(jī)中用于存儲(chǔ)一個(gè)數(shù)據(jù)項(xiàng)的基本單位，通常由一個(gè)或多個(gè)存儲(chǔ)單元組成。例如，一個(gè) 32 位的存儲(chǔ)字可以存儲(chǔ) 4 個(gè)字節(jié)的數(shù)據(jù)，每個(gè)字節(jié)包含 8 個(gè)二進(jìn)制位。
• 存儲(chǔ)字長(zhǎng)(Storage Word Length):是指一個(gè)存儲(chǔ)單元可以存儲(chǔ)的二進(jìn)制位數(shù)。例如，一個(gè) 32 位的存儲(chǔ)字長(zhǎng)可以存儲(chǔ) 32 個(gè)二進(jìn)制位，而一個(gè) 64 位的存儲(chǔ)字長(zhǎng)可以存儲(chǔ) 64 個(gè)二進(jìn)制位。
• 存儲(chǔ)元(Storage Element):是計(jì)算機(jī)中用于存儲(chǔ)單個(gè)數(shù)據(jù)的最小單位，通常情況下，一個(gè)存儲(chǔ)元指的就是一個(gè)字節(jié)（byte），它可以存儲(chǔ)8個(gè)二進(jìn)制數(shù)位（即8位二進(jìn)制數(shù)），2個(gè)八進(jìn)制數(shù)位（即2位八進(jìn)制數(shù)），或1個(gè)十進(jìn)制數(shù)位（即0-9中的一個(gè)數(shù)字）。在某些特殊情況下，一個(gè)存儲(chǔ)元也可以指代兩個(gè)字節(jié)（即16位）。

• MAR(Memory Address Register)（內(nèi)存地址寄存器），用于存儲(chǔ)CPU將要訪問(wèn)的內(nèi)存地址，是CPU和主存之間傳送地址信息的橋梁。當(dāng)CPU需要訪問(wèn)主存中的數(shù)據(jù)時(shí)，首先將要訪問(wèn)的地址存儲(chǔ)到MAR中，然后通過(guò)地址總線將地址發(fā)送到主存，主存根據(jù)地址讀取對(duì)應(yīng)的數(shù)據(jù)并將其送回給CPU。

• ?

  MDR(Memory Data Register)（內(nèi)存數(shù)據(jù)寄存器），用于存儲(chǔ)CPU與主存之間傳輸?shù)臄?shù)據(jù)。

讀取操作：

1.先將要讀取的數(shù)據(jù)的地址加載到 MAR 中：首先，CPU 將需要讀取的數(shù)據(jù)的地址送入 MAR 中。這個(gè)地址指向需要訪問(wèn)的內(nèi)存單元。

2.發(fā)送讀取信號(hào)到控制總線：接下來(lái)，CPU 將一個(gè)讀取信號(hào)發(fā)送到控制總線上。這個(gè)信號(hào)將告訴存儲(chǔ)單元，CPU 正在試圖讀取內(nèi)存中的一個(gè)值。

3.存儲(chǔ)器芯片將數(shù)據(jù)通過(guò)數(shù)據(jù)總線傳輸?shù)?MDR 中：一旦收到了讀取信號(hào)，存儲(chǔ)器芯片就會(huì)將所需的數(shù)據(jù)通過(guò)數(shù)據(jù)總線傳輸?shù)?MDR 中。傳輸完成后，數(shù)據(jù)就可以被 CPU 訪問(wèn)和使用了。

4.CPU 從 MDR 中讀取數(shù)據(jù)：最后，CPU 從 MDR 中讀取數(shù)據(jù)，并對(duì)其進(jìn)行進(jìn)一步處理。

寫(xiě)入操作:

1.將要寫(xiě)入的數(shù)據(jù)加載到 MDR 中：首先，CPU 將要寫(xiě)入內(nèi)存的數(shù)據(jù)加載到 MDR 中。這個(gè)數(shù)據(jù)可以是來(lái)自 CPU 的運(yùn)算結(jié)果，也可以是從外部設(shè)備輸入的數(shù)據(jù)。

2.將要寫(xiě)入的數(shù)據(jù)的地址加載到 MAR 中：接下來(lái)，CPU 將要寫(xiě)入的數(shù)據(jù)的地址送入 MAR 中。這個(gè)地址指向需要訪問(wèn)的內(nèi)存單元。

3.發(fā)送寫(xiě)入信號(hào)到控制總線：一旦準(zhǔn)備好了數(shù)據(jù)和地址，CPU 就會(huì)發(fā)送一個(gè)寫(xiě)入信號(hào)到控制總線上。這個(gè)信號(hào)將告訴存儲(chǔ)芯片，CPU 正在試圖將一個(gè)值寫(xiě)入內(nèi)存中的指定位置。

4.存儲(chǔ)芯片將 MDR 中的數(shù)據(jù)寫(xiě)入內(nèi)存：一旦收到了寫(xiě)入信號(hào)，存儲(chǔ)芯片就會(huì)將 MDR 中的數(shù)據(jù)寫(xiě)入到指定的內(nèi)存單元中。

?

• 輸入/輸出設(shè)備(Input/Output Devices):負(fù)責(zé)接收外部數(shù)據(jù)并將其傳輸?shù)接?jì)算機(jī)內(nèi)部，以及將計(jì)算機(jī)內(nèi)部的數(shù)據(jù)輸出到外部設(shè)備。常見(jiàn)的輸入/輸出設(shè)備有鍵盤(pán)、鼠標(biāo)、顯示器、打印機(jī)等。
• 總線(Bus):連接計(jì)算機(jī)各部件的通信系統(tǒng)。總線負(fù)責(zé)在各個(gè)部件之間傳輸數(shù)據(jù)、地址和控制信號(hào)。

馮諾依曼計(jì)算機(jī)

早期的馮·諾依曼機(jī)以運(yùn)算器為中心，且是單處理機(jī)，最根本的特征是采用“存儲(chǔ)程序”原理，基本工作方式是控制流驅(qū)動(dòng)方式

馮諾依曼計(jì)算機(jī)的特點(diǎn)：

1. 存儲(chǔ)程序：計(jì)算機(jī)的程序和數(shù)據(jù)都存儲(chǔ)在同一個(gè)內(nèi)存中，而程序可以被當(dāng)做數(shù)據(jù)進(jìn)行處理，從而實(shí)現(xiàn)程序可以自我修改和自我執(zhí)行的特性。

2. 指令流控制：計(jì)算機(jī)按照指令流的順序執(zhí)行程序，每行指令完成后跳轉(zhuǎn)到下一行繼續(xù)執(zhí)行，這種控制方式簡(jiǎn)潔高效。

3. 二進(jìn)制代碼：計(jì)算機(jī)中所有的數(shù)據(jù)和指令都以二進(jìn)制的形式表示，使得計(jì)算機(jī)處理數(shù)據(jù)的方式簡(jiǎn)單而統(tǒng)一。

4. 高度靈活：計(jì)算機(jī)可以根據(jù)不同的需求，通過(guò)改變指令或數(shù)據(jù)的存儲(chǔ)位置，來(lái)實(shí)現(xiàn)不同的功能，具有高度靈活性和可編程性。

5. 通用性：馮諾依曼計(jì)算機(jī)的架構(gòu)支持各種類型的數(shù)據(jù)處理和算法實(shí)現(xiàn)，適用于各種領(lǐng)域的應(yīng)用。

?

現(xiàn)代計(jì)算機(jī)?

以存儲(chǔ)器為中心?

CPU=運(yùn)算器+控制器?

計(jì)算機(jī)系統(tǒng)的層次結(jié)構(gòu)

?

計(jì)算機(jī)的性能指標(biāo)

計(jì)算機(jī)的性能指標(biāo)包括主頻、CPU 時(shí)鐘周期、CPI、CPU 執(zhí)行時(shí)間、運(yùn)算速度、基本字長(zhǎng)、主存容量和主存存取周期等。

• 主頻(CPU Clock Frequency):指 CPU 的主頻，也就是 CPU 內(nèi)部時(shí)鐘的頻率。主頻越高，CPU 的計(jì)算速度就越快。

CPU主頻=1/ CPU時(shí)鐘周期

• CPU 時(shí)鐘周期(CPU Clock Cycle):指 CPU 內(nèi)部時(shí)鐘的一個(gè)完整周期的時(shí)間長(zhǎng)度。CPU 時(shí)鐘周期越短，CPU 執(zhí)行指令的速度就越快。
• CPI(Cache Hit Rate in percent):指 CPU 緩存命中率，即 CPU 從緩存中讀取數(shù)據(jù)的成功率。CPI 越高，CPU 從緩存中讀取數(shù)據(jù)的速度就越快。

執(zhí)行一條指令的耗時(shí)=CPI*CPU時(shí)鐘周期

?

• CPU 執(zhí)行時(shí)間(Execution Time):指 CPU 對(duì)一條指令的執(zhí)行時(shí)間。CPU 執(zhí)行時(shí)間越短，CPU 處理指令的速度就越快。

? CPU執(zhí)行時(shí)間=CPU時(shí)鐘周期數(shù)/主頻=（指令條數(shù)*CPI）/主頻

• 運(yùn)算速度:指 CPU 在執(zhí)行算術(shù)或邏輯運(yùn)算時(shí)的速度。運(yùn)算速度越快，CPU 可以更快地完成各種計(jì)算任務(wù)。

• IPS是指每秒鐘可以執(zhí)行的指令數(shù)，它用于衡量計(jì)算機(jī)的處理速度。IPS的值越高，計(jì)算機(jī)的處理能力就越強(qiáng)。IPS通常用于衡量CPU的性能。
• FLOPS是指每秒浮點(diǎn)運(yùn)算次數(shù)，它用于衡量計(jì)算機(jī)的計(jì)算速度。FLOPS的值越高，計(jì)算機(jī)可以在單位時(shí)間內(nèi)執(zhí)行更多的浮點(diǎn)運(yùn)算。FLOPS通常用于衡量GPU或其他處理器的性能。

IPS=主頻/平均CPI

?

• 基本字長(zhǎng)(Basic Element Size):指 CPU 每個(gè)指令所操作的基本數(shù)據(jù)單元的大小?；咀珠L(zhǎng)越小，CPU 可以更快地處理數(shù)據(jù)。
• 主存容量(Main Memory Capacity):指計(jì)算機(jī)主存(也稱為隨機(jī)存儲(chǔ)器)的容量大小。主存容量越大，計(jì)算機(jī)可以存儲(chǔ)更多的數(shù)據(jù)和程序。
• 主存存取周期(Memory Access Cycle):指 CPU 從主存中讀取或?qū)懭霐?shù)據(jù)所需的時(shí)間長(zhǎng)度。主存存取周期越短，CPU 從主存中讀取或?qū)懭霐?shù)據(jù)的速度就越快。

?

第二章 數(shù)據(jù)表示 與 第三章 數(shù)據(jù)運(yùn)算與運(yùn)算器

博主將倆個(gè)章節(jié)放在一起

關(guān)于這一章的學(xué)習(xí)大家可以參考博主之前的博文《深度剖析數(shù)據(jù)在內(nèi)存中的存儲(chǔ)》

本章需要掌握的知識(shí)點(diǎn)如下：

• 字符信息屬于符號(hào)數(shù)據(jù)，是處理非數(shù)值領(lǐng)域的問(wèn)題，國(guó)際上采用的字符系統(tǒng)是ASCII碼。
• 直接使用西文標(biāo)準(zhǔn)鍵盤(pán)輸入漢字，進(jìn)行處理，并顯示打印漢字，是一項(xiàng)重大成就。為此要了解漢字的輸入編碼、漢字內(nèi)碼、字模碼等3 種不同用途的編碼。

?

?

? ?校驗(yàn)碼：

1.奇偶效驗(yàn)

?2.海明碼

3.循環(huán)冗余

?

?

• 一個(gè)定點(diǎn)數(shù)由符號(hào)位和數(shù)值位兩部分組成。按小數(shù)點(diǎn)位置不同，定點(diǎn)數(shù)有純小數(shù)和純整教兩種表示方法。
• 數(shù)的真值變成機(jī)器碼時(shí)有4種表示方法:原碼表示法、反碼表示法、補(bǔ)碼表示法和移碼表示法。其中，移碼主要用于表示浮點(diǎn)數(shù)的階碼 E，以利于比較兩個(gè)指數(shù)的大小。
• 按IEEE 754標(biāo)準(zhǔn)，一個(gè)浮點(diǎn)數(shù)由符號(hào)位S、階碼E、尾數(shù)M三個(gè)域組成。其中階碼E的值等于指數(shù)的真值e加上一個(gè)固定偏置值。

?

?

• 原碼加法規(guī)則:先判斷符號(hào)位，若符號(hào)位相同，則絕對(duì)值相加，結(jié)果符號(hào)位不變:若符號(hào)位不同，則絕對(duì)值大的數(shù)減去絕對(duì)值小的數(shù)，結(jié)果符號(hào)位與絕對(duì)值大的數(shù)相同。
• 補(bǔ)碼加法的特點(diǎn)是符號(hào)位要作為數(shù)的一部分參加運(yùn)算,并且要在模 M的意義下相加，即超過(guò)M的進(jìn)位要丟掉。
• 當(dāng)運(yùn)算結(jié)果超過(guò)了數(shù)的表示范圍時(shí)稱為溢出。
• 在計(jì)算機(jī)中，乘法運(yùn)算由累加和右移操作實(shí)現(xiàn)。根據(jù)機(jī)器數(shù)的不同，可分為原碼一位乘法和補(bǔ)碼一位乘法.
• 完成浮點(diǎn)加減法運(yùn)算的操作過(guò)程大體分為6步:0操作數(shù)檢查，比較階碼大小并完成對(duì)階，尾數(shù)求和運(yùn)算，結(jié)果規(guī)格化，舍入處理，溢出判斷。
• 算術(shù)邏輯單元ALU的基本組成是加法器。

?

第四章 存儲(chǔ)系統(tǒng)

存儲(chǔ)器的功能是存放指令和數(shù)據(jù)，它使計(jì)算機(jī)具有了記憶能力，進(jìn)而具備了自動(dòng)操作能力，因此，存儲(chǔ)器在計(jì)算機(jī)中具有重要的地位。本章首先介紹存儲(chǔ)器的分類

存儲(chǔ)器分類：

存儲(chǔ)器的層次結(jié)構(gòu)

?

主存儲(chǔ)器的技術(shù)指標(biāo)

• 存儲(chǔ)容量：主存儲(chǔ)器的存儲(chǔ)容量通常以字節(jié)（byte）為單位進(jìn)行計(jì)算，例如1GB=1024MB=1,073,741,824字節(jié)。

存取容量=存取單元個(gè)數(shù)*存儲(chǔ)字長(zhǎng)/8

存儲(chǔ)器容量擴(kuò)展

• 位擴(kuò)展：位擴(kuò)展是指通過(guò)增加主存中每個(gè)地址所對(duì)應(yīng)的二進(jìn)制位數(shù)來(lái)增加主存的容量。例如，將主存從8位擴(kuò)展到16位或32位，可以使主存能夠存儲(chǔ)更多的數(shù)據(jù)。位擴(kuò)展通常用于CPU速度較快的計(jì)算機(jī)系統(tǒng)中，因?yàn)樗枰嗟臅r(shí)鐘周期來(lái)完成數(shù)據(jù)傳輸。
  存儲(chǔ)芯片與CPU的引腳連接方式：
  (1)地址線:各芯片的地址線直接與CPU地址線連接。
  (2)數(shù)據(jù)線:各芯片的數(shù)據(jù)線分別與CPU數(shù)據(jù)線的不同位連接。
  (3)片選及讀/寫(xiě)線:各芯片的片選及讀/寫(xiě)信號(hào)線直接與 CPU 的訪存及讀/寫(xiě)信號(hào)線
  連接。
• 字拓展：字拓展是指通過(guò)增加主存中每個(gè)地址所對(duì)應(yīng)的字(即一組二進(jìn)制位)的數(shù)量來(lái)增加主存的容量。
  例如，將主存從4KB擴(kuò)展到8KB或16KB,可以使主存能夠存儲(chǔ)更多的數(shù)據(jù)。字拓展通常用于CPU速度較慢但需要大量?jī)?nèi)存的計(jì)算機(jī)系統(tǒng)中，因?yàn)樗梢栽诓辉黾訒r(shí)鐘周期的情況下提高系統(tǒng)的性能。
  存儲(chǔ)芯片與CPU的引腳連接方式：
  (1)地址線:各芯片的地址線與 CPU 的低位地址線直接連接。
  (2)數(shù)據(jù)線:各芯片的數(shù)據(jù)線直接與 CPU 數(shù)據(jù)線連接。
  (3)讀/寫(xiě)線:各芯片的讀/寫(xiě)信號(hào)線直接與 CPU 的讀/寫(xiě)信號(hào)線連接
  (4)片選信號(hào):各芯片的片選信號(hào)由 CPU的高位地址和訪存信號(hào)產(chǎn)生。
• 字位同時(shí)擴(kuò)展：位字同時(shí)擴(kuò)展是指同時(shí)增加主存中每個(gè)地址所對(duì)應(yīng)的二進(jìn)制位數(shù)和字的數(shù)量來(lái)增加主存的容量。(先位拓展后字拓展)
  例如，將主存從8位擴(kuò)展到16位并將其從4KB擴(kuò)展到8KB,可以使主存能夠存儲(chǔ)更多的數(shù)據(jù)，并且在處理大量數(shù)據(jù)時(shí)具有更高的性能。

?

?

?

• 存取時(shí)間：存取時(shí)間是從啟動(dòng)一次訪問(wèn)操作到完成該操作所經(jīng)歷的時(shí)間，以 ns 為單位，存取時(shí)間又分讀出時(shí)間和寫(xiě)入時(shí)間兩種。
• 存取周期：存取周期是存儲(chǔ)器連續(xù)啟動(dòng)兩次獨(dú)立的訪問(wèn)操作所需的最小間隔時(shí)間，以 ns 為單位即。

存取周期=存取時(shí)間+復(fù)原時(shí)間。

• 存儲(chǔ)器帶寬：存儲(chǔ)器帶寬是每秒從存儲(chǔ)器進(jìn)出的最大數(shù)據(jù)量，單位為 b/s(位/秒)或者 B/s(字節(jié)/秒)。

帶寬=每周期的信息量/周期時(shí)長(zhǎng)

?本章需要掌握的知識(shí)點(diǎn)如下：

• 對(duì)存儲(chǔ)器的要求是容量大、速度快、成本低。為了解決這三方面的矛盾，計(jì)算機(jī)采用多級(jí)存儲(chǔ)體系結(jié)構(gòu)，即 Cache、主存和輔存。

?

?

• 廣泛使用的 SRAM 和DRAM 都是半導(dǎo)體隨機(jī)存儲(chǔ)器，前者速度比后者快，但集成度不如后者高。二者的優(yōu)點(diǎn)是體積小，可靠性高，價(jià)格低廉，缺點(diǎn)是斷電后不能保存信息。

• 只讀存儲(chǔ)器和閃速存儲(chǔ)器正好彌補(bǔ)了 SRAM 和DRAM 的缺點(diǎn)，即使斷電也仍能保存原先寫(xiě)入的數(shù)據(jù)。特別是閃速存儲(chǔ)器能提供高性能、低功耗、高可靠性及移動(dòng)性，是一種全新的存儲(chǔ)器體系結(jié)構(gòu)。
• 多模塊交叉存儲(chǔ)器屬于并行存儲(chǔ)器結(jié)構(gòu)。Cache 是一種高速緩沖存儲(chǔ)器，是為了解決 CPU 和主存之間速度不匹配而采用的一項(xiàng)重要的硬件技術(shù)。主存與 Cache 的地址映射有直接、全相聯(lián)、組相聯(lián)三種方式。其中組相聯(lián)方式是前二者的折中方案，適度地兼顧了二者的優(yōu)點(diǎn)又盡量避免其缺點(diǎn)，從靈活性、命中率、硬件投資來(lái)說(shuō)較為理想，因而得到了普遍的應(yīng)用。

?

• 全相聯(lián)映射方式：全相聯(lián)映射方式是指在主存中每個(gè)地址所對(duì)應(yīng)的物理位置是連續(xù)的，并且可以直接通過(guò)地址來(lái)訪問(wèn)內(nèi)存中的數(shù)據(jù)。
  優(yōu)點(diǎn)：訪問(wèn)速度非常快，因?yàn)榭梢灾苯釉L問(wèn)內(nèi)存中的數(shù)據(jù)。
  缺點(diǎn)：當(dāng)需要擴(kuò)展主存容量時(shí)，需要重新分配物理空間，這會(huì)導(dǎo)致系統(tǒng)性能下降。
• 直接映射方式：直接映射方式是指在主存中每個(gè)地址所對(duì)應(yīng)的物理位置是不連續(xù)的，但是可以通過(guò)一個(gè)映射表將地址映射到物理位置。
  優(yōu)點(diǎn)：可以根據(jù)需要靈活地?cái)U(kuò)展主存容量，而不需要重新分配物理空間。
  缺點(diǎn)：訪問(wèn)速度相對(duì)較慢，因?yàn)樾枰ㄟ^(guò)映射表來(lái)訪問(wèn)內(nèi)存中的數(shù)據(jù)。
• 組相聯(lián)映射方式：組相聯(lián)映射方式是指在主存中每個(gè)地址所對(duì)應(yīng)的物理位置是不連續(xù)的，但是可以將一組相鄰的地址映射到同一個(gè)物理位置上。
  優(yōu)點(diǎn)：可以提高訪問(wèn)速度，因?yàn)榭梢酝瑫r(shí)訪問(wèn)多個(gè)相鄰的地址。
  缺點(diǎn)：當(dāng)需要擴(kuò)展主存容量時(shí)，需要重新分配物理空間，這會(huì)導(dǎo)致系統(tǒng)性能下降。

替換算法

• 隨機(jī)算法(RAND):隨機(jī)地確定替換的 Cache塊。它的實(shí)現(xiàn)比較簡(jiǎn)單，但沒(méi)有依據(jù)程序訪問(wèn)的局部性原理，故可能命中率較低
• 先進(jìn)先出算法(FIFO):選擇最早調(diào)入的行進(jìn)行替換。它比較容易實(shí)現(xiàn)，但也沒(méi)有依據(jù)程序訪問(wèn)的局部性原理，可能會(huì)把一些需要經(jīng)常使用的程序塊（如循環(huán)程序）也作為最早進(jìn)入 Cache的塊替換掉。
• 近期最少使用算法（LRU):依據(jù)程序訪問(wèn)的局部性原理選擇近期內(nèi)長(zhǎng)久未訪問(wèn)過(guò)的存儲(chǔ)行作為替換的行，平均命中率要比FFO要高，是堆棧類算法。LRU算法對(duì)每行設(shè)置一個(gè)計(jì)數(shù)器， Cache每命中一次，命中行計(jì)數(shù)器清0,而其他各行計(jì)數(shù)器均加1,需要替換時(shí)比較各特定行的計(jì)數(shù)值，將計(jì)數(shù)值最大的行換出。
• 最不經(jīng)常使用算法(LFU):將一段時(shí)間內(nèi)被訪問(wèn)次數(shù)最少的存儲(chǔ)行換出。每行也設(shè)置一個(gè)計(jì)數(shù)器，新行建立后從0開(kāi)始計(jì)數(shù)，每訪問(wèn)一次，被訪問(wèn)的行計(jì)數(shù)器加1,需要替換時(shí)比較各特定行的計(jì)數(shù)值，將計(jì)數(shù)值最小的行換出。

寫(xiě)策略

寫(xiě)回法:當(dāng)寫(xiě) Cache 命中時(shí)，先將更新內(nèi)容寫(xiě)入 Cache，并做標(biāo)記，在特定時(shí)間將 Cache 內(nèi)容寫(xiě)回主存。

寫(xiě)貫穿(全寫(xiě)法): 當(dāng)寫(xiě) Cache 命中時(shí)，同時(shí)寫(xiě)入 Cache 和主存。其優(yōu)點(diǎn)是一致性好，方法簡(jiǎn)單可靠;缺點(diǎn)是時(shí)間開(kāi)銷為訪存時(shí)間，速度會(huì)受影響。?

??虛擬存儲(chǔ)器

虛擬存儲(chǔ)器是一個(gè)邏輯模型

功能:用戶給出一個(gè)地址，叫做虛地址或邏輯地址虛擬存儲(chǔ)器要給出該地址對(duì)應(yīng)的數(shù)據(jù)。

實(shí)現(xiàn):由輔助硬件將虛地址映射到主存當(dāng)中的某個(gè)單元，主存單元地址稱為實(shí)地址或物理地址。

• 頁(yè)式虛擬存儲(chǔ)系統(tǒng)中，虛地址空間和主存空間都被分成大小相等的頁(yè)，通過(guò)頁(yè)表可以把虛地址轉(zhuǎn)換成實(shí)地址。

?

?

• 分頁(yè)方式的缺點(diǎn)是頁(yè)長(zhǎng)與程序的邏輯大小不相關(guān)，而分段方式則可按照程序的自然分界將主存空間劃分為長(zhǎng)度可以動(dòng)態(tài)改變的存儲(chǔ)區(qū)域。在段式虛擬存儲(chǔ)系統(tǒng)中，虛地址由段號(hào)和段內(nèi)地址(偏移量）組成。段頁(yè)式虛擬存儲(chǔ)器是段式虛擬存儲(chǔ)器和頁(yè)式虛擬存儲(chǔ)器的結(jié)合，程序按頁(yè)進(jìn)行調(diào)入和調(diào)出操作，但可按段進(jìn)行編程、保護(hù)和共享。

?

第五章 指令系統(tǒng)

?

本章需要掌握的知識(shí)點(diǎn)如下：

• 一臺(tái)計(jì)算機(jī)中所有機(jī)器指令的集合，稱為這臺(tái)計(jì)算機(jī)的指令系統(tǒng)。

?

• 指令格式是指令字用二進(jìn)制代碼表示的結(jié)構(gòu)形式，通常由操作碼字段和地址碼字段組成。操作碼字段表示指令的操作特性與功能，而地址碼字段指示操作數(shù)的地址。指令中可以有零個(gè)、一個(gè)、兩個(gè)、三個(gè)或多個(gè)地址碼，分別稱為零地址指令一地址指令、二地址指令、三地址指令或多地址指令。

?

?

?

?

?

指令尋址方式?

• 形成操作數(shù)地址的方式，稱為數(shù)據(jù)尋址方式。操作數(shù)可放在專用寄存器、通用寄存器、主存和指令中。數(shù)據(jù)尋址方式有隱含尋址、立即尋址、直接尋址、存儲(chǔ)器間接尋址、寄存器尋址、寄存器間接尋址、相對(duì)尋址、基值尋址、變址尋址、段尋址和堆棧尋址等多種。

?

• 直接尋址：指令中給出了操作數(shù)的地址，指令操作直接讀取該地址上的內(nèi)容。

?

• 間接尋址：指令中給出了一個(gè)地址，該地址存儲(chǔ)了操作數(shù)的地址。指令操作需要先讀取該地址上的內(nèi)容，然后再讀取操作數(shù)的內(nèi)容。

?

?

• 寄存器尋址：指令中使用寄存器作為操作數(shù)的地址，指令操作直接使用寄存器中存儲(chǔ)的內(nèi)容。

?

?

?

• 基址尋址：指令中使用基址寄存器和一個(gè)偏移量來(lái)計(jì)算操作數(shù)的地址。

?

• 變址尋址：指令中使用變址寄存器和一個(gè)偏移量來(lái)計(jì)算操作數(shù)的地址。

?

• 相對(duì)尋址：指令中使用一個(gè)相對(duì)地址或一個(gè)相對(duì)偏移量來(lái)計(jì)算操作數(shù)的地址。

?

?

• 不同機(jī)器有不同的指令系統(tǒng)。一個(gè)較完善的指令系統(tǒng)應(yīng)包含數(shù)據(jù)傳送指令、數(shù)據(jù)運(yùn)算指令、程序控制指令、輸入輸出指令、字符串處理指令、處理機(jī)控制指令和特權(quán)指令等。
• RISC 指令系統(tǒng)是目前計(jì)算機(jī)發(fā)展的主流，也是 CISC 指令系統(tǒng)的改進(jìn)。

CISC: Complex Instruction Set Computer 復(fù)雜指令集計(jì)算集
設(shè)計(jì)思路:一條指令完成一個(gè)復(fù)雜的基本功能。
代表:x86架構(gòu)，主要用于筆記本、臺(tái)式機(jī)等

RISC: Reduced Instruction Set Computer精簡(jiǎn)指令集計(jì)算機(jī)
設(shè)計(jì)思路:一條指令完成一個(gè)基本“動(dòng)作”:
多條指令組合完成一個(gè)復(fù)雜的基本功能。代表:ARM架構(gòu)，主要用于手機(jī)、平板等

?

指令助記符?

?

第六章 中央處理器

?

本章需要掌握的知識(shí)點(diǎn)如下：

?

CPU的功能:?

• CPU是計(jì)算機(jī)的中央處理部件，具有指令控制、操作控制、時(shí)間控制、數(shù)據(jù)加工和中斷處理等基本功能。

指令控制：完成取指令、分析指令和執(zhí)行指令的操作，即程序的順序控制。
操作控制：一條指令的功能往往是由若干操作信號(hào)的組合來(lái)實(shí)現(xiàn)的。CPU管理并產(chǎn)生由內(nèi)存取出的每條指令的操作信號(hào)，把各種操作信號(hào)送往相應(yīng)的部件，從而控制這些部件按指令的要求進(jìn)行作。
時(shí)間控制：對(duì)各種操作加以時(shí)間上的控制。時(shí)間控制要為每條指令按時(shí)間順序提供應(yīng)有的控制信號(hào)。
數(shù)據(jù)加工：對(duì)數(shù)據(jù)進(jìn)行算術(shù)和邏輯運(yùn)算。
中斷處理：對(duì)計(jì)算機(jī)運(yùn)行過(guò)程中出現(xiàn)的異常情況和特殊請(qǐng)求進(jìn)行處理。
?

• CPU 中至少有6類寄存器:指令寄存器、程序計(jì)數(shù)器、地址寄存器、數(shù)據(jù)緩沖寄存器、累加寄存器和程序狀態(tài)寄存器。

?

?

• CPU 從存儲(chǔ)器取出一條指令并執(zhí)行這條指令的時(shí)間和稱為指令周期。

指令周期: CPU從主存中每取出并執(zhí)行一條指令所需的全部時(shí)間指令周期常常用若干機(jī)器周期來(lái)表示，機(jī)器周期又叫CPU周期。1個(gè)機(jī)器周期又包含若干時(shí)鐘周期(也稱為節(jié)拍、T周期或CPU時(shí)鐘周期，它是CPU操作的最基本單位)。

?

?

• 時(shí)序信號(hào)產(chǎn)生器提供CPU 周期（也稱機(jī)器周期)所需的時(shí)序信號(hào)。操作控制器利用這些時(shí)序信號(hào)進(jìn)行定時(shí)，有條不素地取出一條指令并執(zhí)行這條指令。

?

?

• 硬布線控制器的基本思想是:某一微操作控制信號(hào)是指令操作碼譯碼輸出、時(shí)序信號(hào)和狀態(tài)條件信號(hào)的邏輯函數(shù)，即用布爾代數(shù)寫(xiě)出邏輯表達(dá)式，然后用門(mén)電路觸發(fā)器等器件實(shí)現(xiàn)。

硬布線工作原理:

微操作控制信號(hào)由組合邏輯電路根據(jù)當(dāng)前的指令碼、狀態(tài)和時(shí)序，即時(shí)產(chǎn)生

?

?

• 微程序設(shè)計(jì)技術(shù)是利用軟件方法設(shè)計(jì)操作控制器的一門(mén)技術(shù)，具有規(guī)整性、靈活性、可維護(hù)性等一系列優(yōu)點(diǎn)，因而在計(jì)算機(jī)設(shè)計(jì)中得到了廣泛應(yīng)用。

微程序工作原理:

事先把微操作控制信號(hào)存儲(chǔ)在一個(gè)專門(mén)的存儲(chǔ)器(控制存儲(chǔ)器)中，將每一條機(jī)器指令編寫(xiě)成一個(gè)微程序，這些微程序可以存到一個(gè)控制存儲(chǔ)器中，用尋址用戶程序機(jī)器指令的辦法來(lái)尋址每個(gè)微程序中的微指令。

?

• 不論微型機(jī)還是超級(jí)計(jì)算機(jī)，并行處理技術(shù)已成為計(jì)算機(jī)技術(shù)發(fā)展的主流。并行處理技術(shù)可貫穿于信息加工的各個(gè)步驟和階段。概括起來(lái)，主要有三種形式:時(shí)間并行，空間并行，時(shí)間并行+空間并行。

?

• 流水CPU是以時(shí)間并行性為原理構(gòu)造的處理機(jī)，是一種非常經(jīng)濟(jì)而實(shí)用的并行技術(shù)。目前的高性能微處理機(jī)幾乎無(wú)一例外地使用了流水技術(shù)。流水技術(shù)中的主要問(wèn)題是資源相關(guān)、數(shù)據(jù)相關(guān)和控制相關(guān)。

指令流水：是指將一條計(jì)算機(jī)指令劃分為多個(gè)階段，多個(gè)指令在各個(gè)階段并行執(zhí)行的計(jì)算機(jī)架構(gòu)。通過(guò)指令流水，可以有效地提高計(jì)算機(jī)的運(yùn)行效率和吞吐量。具體來(lái)說(shuō)，指令流水將一條指令分為取指、譯碼、執(zhí)行、訪存和寫(xiě)回等多個(gè)階段，不同指令在不同階段并行執(zhí)行，使得計(jì)算機(jī)可以同時(shí)進(jìn)行多條指令的處理，從而提高計(jì)算機(jī)的運(yùn)行速度。

?

流水線的性能指標(biāo)包括以下幾個(gè)方面：

• 吞吐率：吞吐率是指在單位時(shí)間內(nèi)流水線所完成的任務(wù)數(shù)量，或是輸出結(jié)果的數(shù)量。設(shè)任務(wù)數(shù)為n;處理完成n個(gè)任務(wù)所用的時(shí)間為T(mén)k

TP（吞吐率）=n/Tk

• 加速比：完成同樣一批任務(wù)，不使用流水線所用的時(shí)間與使用流水線所用的時(shí)間之比
  設(shè)：T0表示不使用流水線時(shí)的執(zhí)行時(shí)間，即順序執(zhí)行所用的時(shí)間;Tk表示使用流水線時(shí)的執(zhí)行時(shí)間
  S=

1. 流水線吞吐率（Pipeline throughput）：指單位時(shí)間內(nèi)，從流水線中處理器的后端輸出的指令數(shù)。

2. 硬件使用效率（Hardware utilization）：指流水線中使用的硬件資源的利用率。硬件使用效率越高，處理速度就越快。

第七章 總線系統(tǒng)

• 總線是構(gòu)成計(jì)算機(jī)系統(tǒng)的互聯(lián)機(jī)構(gòu)，是多個(gè)系統(tǒng)功能部件之間進(jìn)行數(shù)據(jù)傳送的公共通道，并在爭(zhēng)用資源的基礎(chǔ)上進(jìn)行工作。

總線的特性

• 機(jī)械特性：尺寸、形狀、管腳數(shù)、排列順序
• 電氣特性：傳輸方向和有效的電平范圍
• 功能特性：每根傳輸線的功能(地址、數(shù)據(jù)、控制)
• 時(shí)間特性：信號(hào)的時(shí)序關(guān)系

總線有時(shí)間特性、功能特性、電氣特性、機(jī)械特性，因此必須標(biāo)準(zhǔn)化。衡量總線性能的重要指標(biāo)是總線帶寬，它的定義為總線本身所能達(dá)到的最高傳輸速率。

總線的分類

• 計(jì)算機(jī)系統(tǒng)中，根據(jù)應(yīng)用條件和硬件資源不同，信息的傳輸方式可采用串行傳送，并行傳送和分時(shí)傳送。
• 總線仲裁是總線系統(tǒng)的核心問(wèn)題之一。為了解決多個(gè)主設(shè)備同時(shí)競(jìng)爭(zhēng)總線控制權(quán)的問(wèn)題，必須具有總線仲裁部件。
• 總線通信是總線系統(tǒng)的又一核心問(wèn)題之一。為了同步主方、從方的操作，必須制訂通信協(xié)議，通常采用同步通信與異步通信兩種方式。

?

• 片內(nèi)總線：片內(nèi)總線是連接 CPU 和芯片內(nèi)部其他部件的總線，它可以實(shí)現(xiàn) CPU 與芯片內(nèi)部其他部件的數(shù)據(jù)交換和控制信號(hào)傳輸。常見(jiàn)的片內(nèi)總線有數(shù)據(jù)總線、地址總線和控制總線等。

• 系統(tǒng)總線：系統(tǒng)總線是連接 CPU 和主板上的其他設(shè)備(如內(nèi)存、顯卡、聲卡等)的總線，它可以實(shí)現(xiàn)不同設(shè)備之間的數(shù)據(jù)交換和控制信號(hào)傳輸。常見(jiàn)的系統(tǒng)總線有擴(kuò)展總線、I/O 總線和內(nèi)存總線等。

• 通信總線：通信總線是連接計(jì)算機(jī)與其他設(shè)備(如打印機(jī)、掃描儀、網(wǎng)絡(luò)適配器等)的總線，它可以實(shí)現(xiàn)計(jì)算機(jī)與其他設(shè)備之間的數(shù)據(jù)交換和控制信號(hào)傳輸。常見(jiàn)的通信總線有串行通信總線、并行通信總線和網(wǎng)絡(luò)通信總線等。

• 串行總線：串行總線是指數(shù)據(jù)一次只能傳輸一位，并且需要在發(fā)送端和接收端之間進(jìn)行同步，以保證數(shù)據(jù)的準(zhǔn)確性和可靠性。串行總線的傳輸速率較慢，但可以通過(guò)增加線路數(shù)量提高傳輸速率。常見(jiàn)的串行總線有RS-232、RS-485、USB等。

• 并行總線：并行總線是指數(shù)據(jù)同時(shí)傳輸多位，并且不需要在發(fā)送端和接收端之間進(jìn)行同步，以提高傳輸速率。并行總線的傳輸速率較快，但需要在多個(gè)線路上并行傳輸，增加了復(fù)雜度和難度。常見(jiàn)的并行總線有PCI、AGP、PCI Express等。

• 同步總線：同步總線是指數(shù)據(jù)傳輸需要采用時(shí)鐘信號(hào)進(jìn)行同步，以保證數(shù)據(jù)的準(zhǔn)確性和可靠性。在同步總線上，發(fā)送端和接收端必須嚴(yán)格按照時(shí)序進(jìn)行操作，否則會(huì)導(dǎo)致數(shù)據(jù)錯(cuò)誤或丟失。常見(jiàn)的同步總線有RS-232、RS-485等。

• 異步總線：異步總線是指數(shù)據(jù)傳輸不需要采用時(shí)鐘信號(hào)進(jìn)行同步，可以在任意時(shí)刻開(kāi)始和結(jié)束，但容易產(chǎn)生干擾和錯(cuò)誤。在異步總線上，發(fā)送端和接收端的操作沒(méi)有嚴(yán)格的時(shí)序要求，因此可以更加靈活地適應(yīng)不同的應(yīng)用場(chǎng)景。常見(jiàn)的異步總線有USB、IEEE 1394等。

目前，典型的總線標(biāo)準(zhǔn)有 ISA，EISA,VESA,PCI，PCI-Express,AGP,RS-232CUSB 等。它們的主要區(qū)別是總線寬度、帶寬、時(shí)鐘頻率、尋址能力、是否支持突發(fā)傳送等。?

?

第八章外圍設(shè)備

• 磁盤(pán)屬于磁表面存儲(chǔ)器，特點(diǎn)是存儲(chǔ)容量大，位價(jià)格低，記錄信息永久保存，但存取速度較慢，因此在計(jì)算機(jī)系統(tǒng)中作為輔助大容量存儲(chǔ)器使用。
• 硬磁盤(pán)按盤(pán)片結(jié)構(gòu)分為可換盤(pán)片式、固定盤(pán)片式兩種，磁頭也分為可移動(dòng)磁頭利固定磁頭兩種。磁盤(pán)存儲(chǔ)器的主要技術(shù)指標(biāo)有: 存儲(chǔ)密度、存儲(chǔ)容量、平均存取時(shí)間、數(shù)據(jù)傳輸速率、誤碼率和磁盤(pán)地址等。
• 磁盤(pán)陣列 RAID 是多臺(tái)磁盤(pán)存儲(chǔ)器組成的大容量外存系統(tǒng)，它實(shí)現(xiàn)數(shù)據(jù)的并行存儲(chǔ)、交叉存儲(chǔ)，單獨(dú)存儲(chǔ)，改善了 IO 性能，增加了存儲(chǔ)容量，是一種先進(jìn)的硬磁盤(pán)體系結(jié)構(gòu)。
• 光盤(pán)是一種外存設(shè)備，是多媒體計(jì)算機(jī)不可缺少的設(shè)備。
• 常用的計(jì)算機(jī)輸出設(shè)備有顯示設(shè)備、打印設(shè)備等。
• 常用的計(jì)算機(jī)輸入設(shè)備有圖形輸入設(shè)備、圖像輸入設(shè)備和語(yǔ)音輸入設(shè)備等。

?

第九章 輸入輸出系統(tǒng)

?

在計(jì)算機(jī)系統(tǒng)中，CPU 對(duì) I/O 設(shè)備的管理方式有程序查詢方式、程序中斷方式、DMA 方式、通道方式和 IO 處理機(jī)方式。

• 程序查詢方式：CPU 通過(guò)查詢 I/O 設(shè)備的寄存器或內(nèi)存地址來(lái)獲取設(shè)備狀態(tài)和控制信息，這種方式需要 CPU 與 I/O 設(shè)備之間進(jìn)行數(shù)據(jù)傳輸，速度較慢。

• 程序中斷方式：
  程序中斷方式是各類計(jì)算機(jī)中廣泛使用的一種數(shù)據(jù)交換方式。當(dāng)某一外設(shè)的數(shù)據(jù)準(zhǔn)備就緒后，它“主動(dòng)”向 CPU 發(fā)出請(qǐng)求信號(hào)。CPU 響應(yīng)中斷請(qǐng)求后，暫停運(yùn)行主程序，自動(dòng)轉(zhuǎn)移到該設(shè)備的中斷服務(wù)子程序，為該設(shè)備進(jìn)行服務(wù)，結(jié)束時(shí)返回主程序。中斷處理過(guò)程可以嵌套進(jìn)行，優(yōu)先級(jí)高的設(shè)備可以中斷優(yōu)先級(jí)低的中斷服務(wù)程序。

• DMA 方式：DMA(Direct Memory Access)是一種數(shù)據(jù)傳輸方式，它可以在不使用 CPU 的幫助下將數(shù)據(jù)從外設(shè)直接傳輸?shù)絻?nèi)存中，或者從內(nèi)存中傳輸數(shù)據(jù)到外設(shè)中。CPU 通過(guò) DMA控制器控制 DMA 通道，實(shí)現(xiàn)對(duì) I/O 設(shè)備的高速數(shù)據(jù)傳輸。
  DMA 技術(shù)的出現(xiàn),使得I/O 設(shè)備可以通過(guò) DMA 控制器直接訪問(wèn)主存,與此同時(shí)CPU 可以繼續(xù)執(zhí)行程序。DMA 傳送方式有 3 種:停止 CPU 訪問(wèn)主存、周期挪用DMA與CPU 交替訪問(wèn)主存

• 通道方式：通道是一種硬件接口，它提供了一種高效的數(shù)據(jù)傳輸方式。通道可以被看作是一條雙向的通信路徑，CPU 可以通過(guò)通道與 I/O 設(shè)備進(jìn)行高速數(shù)據(jù)傳輸。通道通常用于連接不同類型的 I/O 設(shè)備，如磁盤(pán)驅(qū)動(dòng)器、網(wǎng)絡(luò)適配器等。
  通道是一個(gè)特殊功能的處理器。它有自己的指令和程序?qū)ｉT(mén)負(fù)資數(shù)據(jù)輸入輸出的傳輸控? 制，從而使 CPU將“傳輸控制”的功能下放給通道，CPU 只負(fù)責(zé)“數(shù)據(jù)處理”功能。

• IO 處理機(jī)方式：IO 處理機(jī)是一種專門(mén)的硬件設(shè)備，它可以執(zhí)行各種 I/O 操作，如讀取磁盤(pán)、發(fā)送網(wǎng)絡(luò)數(shù)據(jù)包等。CPU 可以利用 IO 處理機(jī)來(lái)執(zhí)行一些復(fù)雜的 I/O 操作，提高系統(tǒng)的性能和效率。
  I/O處理機(jī)的功能與一般的處理機(jī)相仿，有時(shí)甚至于就是一臺(tái)普通的通用計(jì)算機(jī),I/O處理機(jī)能夠承擔(dān)起輸入輸出過(guò)程中的全部工作，完全不需要 CPU參與。

?

本片文章就到此結(jié)束啦，希望佬們多多指教

?

?

?

到了這里，關(guān)于計(jì)算機(jī)組成原理 期末復(fù)習(xí)筆記的文章就介紹完了。如果您還想了解更多內(nèi)容，請(qǐng)?jiān)谟疑辖撬阉鱐OY模板網(wǎng)以前的文章或繼續(xù)瀏覽下面的相關(guān)文章，希望大家以后多多支持TOY模板網(wǎng)！