国产 无码 综合区,色欲AV无码国产永久播放,无码天堂亚洲国产AV,国产日韩欧美女同一区二区

基于FPGA的以太網(wǎng)相關(guān)文章導(dǎo)航

這篇具有很好參考價(jià)值的文章主要介紹了基于FPGA的以太網(wǎng)相關(guān)文章導(dǎo)航。希望對(duì)大家有所幫助。如果存在錯(cuò)誤或未考慮完全的地方,請(qǐng)大家不吝賜教,您也可以點(diǎn)擊"舉報(bào)違法"按鈕提交疑問(wèn)。

??首先需要了解以太網(wǎng)的一些接口協(xié)議標(biāo)準(zhǔn),常見(jiàn)的MII、GMII、RGMII時(shí)序,便于后續(xù)開(kāi)發(fā)。

????【必讀】從MII到RGMII,一文了解以太網(wǎng)PHY芯片不同傳輸接口信號(hào)時(shí)序!


??介紹一款比較老的以太網(wǎng)PHY芯片88E1518,具有RGMII接口,分析該芯片的原理圖和內(nèi)部寄存器的配置方式,以及MDIO的時(shí)序。

????揭秘88E1518以太網(wǎng)芯片:比RTL8211更麻煩,配置多一步”


??PC端通過(guò)串口調(diào)試助手對(duì)88E1518內(nèi)部寄存器進(jìn)行配置,涉及到uart收發(fā)數(shù)據(jù)模塊和MDIO讀寫(xiě)時(shí)序,用戶可以根據(jù)定義的串口格式,通過(guò)串口助手向88E1518中寄存器寫(xiě)入數(shù)據(jù)或者讀出數(shù)據(jù)。

????“FPGA+MDIO總線+UART串口=高效讀寫(xiě)PHY芯片寄存器!“(含源代碼)


??上面幾篇文章是對(duì)PHY芯片和協(xié)議的相關(guān)講解,下面文章開(kāi)始對(duì)PHY芯片的數(shù)據(jù)傳輸接口和講解、實(shí)現(xiàn)以太網(wǎng)協(xié)議。

??首先需要把88E1518的RGMII雙沿采樣數(shù)據(jù)的接口協(xié)議轉(zhuǎn)換為單沿傳輸數(shù)據(jù)的GMII接口協(xié)議,會(huì)使用到BUFIO、BUFG、IDDR、ODDR、IDELAYE等原語(yǔ)知識(shí)。

????基于FPGA的GMII與RGMII接口相互轉(zhuǎn)換(包含源工程文件)


??下文講解以太網(wǎng)幀格式和ARP協(xié)議,ARP協(xié)議是源主機(jī)知道目的主機(jī)IP,不知道目的主機(jī)物理地址時(shí)發(fā)起的協(xié)議,具體知識(shí)可以查看下文。

????以太網(wǎng)幀格式及ARP協(xié)議簡(jiǎn)介


??上文講解了ARP以及以太網(wǎng)幀格式,下文通過(guò)FPGA實(shí)現(xiàn)ARP協(xié)議,包括CRC校驗(yàn),以太網(wǎng)發(fā)送和以太網(wǎng)接收等模塊。最后通過(guò)仿真和上板測(cè)試,用戶需要掌握PC端清除ARP綁定和發(fā)起ARP請(qǐng)求的指令,并且需要簡(jiǎn)單掌握wireshark的使用。

????【實(shí)戰(zhàn)干貨】FPGA實(shí)現(xiàn)ARP協(xié)議,細(xì)節(jié)全解析?。ò垂こ涛募?/p>


??下文講解IP協(xié)議和ICMP協(xié)議的相關(guān)知識(shí),ICMP主要用于檢測(cè)以太網(wǎng)鏈路的暢通,回顯應(yīng)答發(fā)送的數(shù)據(jù)與回顯請(qǐng)求數(shù)據(jù)段的數(shù)據(jù)必須保持一致。

????IP協(xié)議及ICMP協(xié)議簡(jiǎn)介


??通過(guò)FPGA實(shí)現(xiàn)ICMP協(xié)議,用于外設(shè)測(cè)試以太網(wǎng)鏈路的暢通,該設(shè)計(jì)會(huì)包含arp協(xié)議,用戶就不需要手動(dòng)綁定IP和物理地址,會(huì)更加方便。

??PC在發(fā)送回顯請(qǐng)求之前,會(huì)發(fā)送arp請(qǐng)求獲取目的主機(jī)的物理地址,可以通過(guò)wireshark抓取對(duì)應(yīng)報(bào)文。

????基于FPGA實(shí)現(xiàn)ICMP協(xié)議(包含源工程文件)


??ARP協(xié)議用于獲取目的主機(jī)的物理地址,ICMP用于測(cè)試以太網(wǎng)鏈路的連接狀態(tài),而UDP用于傳輸數(shù)據(jù)。

??下文簡(jiǎn)要講解UDP協(xié)議,然后通過(guò)FPGA實(shí)現(xiàn)該協(xié)議,注意本文只是用于熟悉UDP協(xié)議的一些知識(shí),對(duì)數(shù)據(jù)做了簡(jiǎn)要回環(huán),可能會(huì)存在一些bug。

??對(duì)于這個(gè)bug我并沒(méi)有修復(fù),原因在于這個(gè)設(shè)計(jì)中ARP、ICMP、UDP分別通過(guò)不同模塊實(shí)現(xiàn),這樣的設(shè)計(jì)便于調(diào)試或者屏蔽某種協(xié)議,但是會(huì)消耗更多資源,因此后面會(huì)對(duì)這三個(gè)模塊進(jìn)行整合,合并為一個(gè)模塊,解決上述問(wèn)題。

????基于FPGA的UDP實(shí)現(xiàn)(包含源工程文件)


??下文就是整合ARP、ICMP、UDP協(xié)議的結(jié)果,相比前文的工程會(huì)節(jié)省很多資源,并且加入了幀間隔等信息,修復(fù)了發(fā)現(xiàn)的bug。上板實(shí)測(cè)最大發(fā)送速率可以達(dá)到980Mbps。后續(xù)文章使用的以太網(wǎng)UDP模塊均是該模塊。

????基于FPGA的實(shí)用UDP設(shè)計(jì)(包含源工程文件)


??下文是以太網(wǎng)模塊存在問(wèn)題的優(yōu)化,對(duì)應(yīng)工程也已經(jīng)上傳到百度網(wǎng)盤(pán)的以太網(wǎng)UDP版本1。

????以太網(wǎng)模塊問(wèn)題及優(yōu)化


??上位機(jī)通過(guò)UDP協(xié)議向FPGA傳輸圖像數(shù)據(jù),F(xiàn)PGA使用上述設(shè)計(jì)的模塊接收上位機(jī)的數(shù)據(jù),并且將數(shù)據(jù)傳輸給DDR3存儲(chǔ),最后在HDMI顯示器上進(jìn)行顯示。下面兩篇文章的效果都一樣,區(qū)別在于mig IP的用戶接口不同。

????基于FPGA的以太網(wǎng)傳輸圖片通過(guò)HDMI顯示(含源碼)

????將Xilinx DDR3 MIG IP核的AXI_FULL接口封裝成FIFO接口(含源碼)


??這篇文章是對(duì)前一篇文章中出現(xiàn)的一個(gè)bug總結(jié),通過(guò)實(shí)際現(xiàn)象推測(cè)可能出現(xiàn)的原因,然后利用ILA和wireshark抓取關(guān)鍵信號(hào)去判斷猜想是否正確,最后找到根本原因,解決問(wèn)題。

????以太網(wǎng)傳輸圖片工程出現(xiàn)的問(wèn)題總結(jié)(含源碼)


??上一篇文章主要用于UDP接收數(shù)據(jù)報(bào)文,下文主要用于測(cè)試UDP發(fā)送數(shù)據(jù)報(bào)文,OV7725攝像頭采集數(shù)據(jù),通過(guò)FIFO暫存,然后直接通過(guò)以太網(wǎng)發(fā)送模塊將數(shù)據(jù)發(fā)送給PC端,PC端通過(guò)上位機(jī)顯示攝像頭的圖像信息。

????基于FPGA的OV7725網(wǎng)絡(luò)攝像頭(含源碼)


??設(shè)計(jì)其實(shí)有時(shí)候挺煩的,自己的設(shè)計(jì)出現(xiàn)問(wèn)題,就只能自己通過(guò)ILA這些工具去定位問(wèn)題,原因在于短時(shí)間其他人也不知道你的代碼是如何寫(xiě)的,更不知道這個(gè)代碼中的關(guān)鍵信號(hào),無(wú)法幫你定位問(wèn)題。

??因此在設(shè)計(jì)的時(shí)候我通常會(huì)將所有模塊實(shí)現(xiàn)一遍,即便不能替換他人模塊,也需要知道他的設(shè)計(jì)思路,關(guān)鍵信號(hào)是哪些,出現(xiàn)問(wèn)題后如何定位等等。能不能找到更加簡(jiǎn)便的實(shí)現(xiàn)方式,優(yōu)化一些設(shè)計(jì),便于后續(xù)替代等等。

??只有當(dāng)你自己能夠設(shè)計(jì)出功能相同甚至功能更優(yōu)的電路的時(shí)候,才是真正掌握了知識(shí),不是把別人代碼拿過(guò)來(lái)用就行了。

??下圖用于封面?。。?!

基于FPGA的以太網(wǎng)相關(guān)文章導(dǎo)航,以太網(wǎng),fpga開(kāi)發(fā)


??如果對(duì)文章內(nèi)容理解有疑惑或者對(duì)代碼不理解,可以在評(píng)論區(qū)或者后臺(tái)留言,看到后均會(huì)回復(fù)!

??如果本文對(duì)您有幫助,還請(qǐng)多多點(diǎn)贊??、評(píng)論??和收藏?!您的支持是我更新的最大動(dòng)力!將持續(xù)更新工程!文章來(lái)源地址http://www.zghlxwxcb.cn/news/detail-851122.html

到了這里,關(guān)于基于FPGA的以太網(wǎng)相關(guān)文章導(dǎo)航的文章就介紹完了。如果您還想了解更多內(nèi)容,請(qǐng)?jiān)谟疑辖撬阉鱐OY模板網(wǎng)以前的文章或繼續(xù)瀏覽下面的相關(guān)文章,希望大家以后多多支持TOY模板網(wǎng)!

本文來(lái)自互聯(lián)網(wǎng)用戶投稿,該文觀點(diǎn)僅代表作者本人,不代表本站立場(chǎng)。本站僅提供信息存儲(chǔ)空間服務(wù),不擁有所有權(quán),不承擔(dān)相關(guān)法律責(zé)任。如若轉(zhuǎn)載,請(qǐng)注明出處: 如若內(nèi)容造成侵權(quán)/違法違規(guī)/事實(shí)不符,請(qǐng)點(diǎn)擊違法舉報(bào)進(jìn)行投訴反饋,一經(jīng)查實(shí),立即刪除!

領(lǐng)支付寶紅包贊助服務(wù)器費(fèi)用

相關(guān)文章

  • FPGA以太網(wǎng)入門(mén)(二)——ARP測(cè)試實(shí)驗(yàn)(基于紫光同創(chuàng),含原語(yǔ)介紹)

    FPGA以太網(wǎng)入門(mén)(二)——ARP測(cè)試實(shí)驗(yàn)(基于紫光同創(chuàng),含原語(yǔ)介紹)

    此篇為專欄《紫光同創(chuàng)FPGA開(kāi)發(fā)筆記》的 第六篇 ,同時(shí)也是 FPGA 以太網(wǎng)入門(mén) 的 第二篇 ,記錄我的學(xué)習(xí) FPGA 的一些開(kāi)發(fā)過(guò)程和心得感悟,剛接觸 FPGA 的朋友們可以先去此博客 《FPGA零基礎(chǔ)入門(mén)學(xué)習(xí)路線》來(lái)做最基礎(chǔ)的掃盲。 本篇內(nèi)容基于筆者實(shí)際開(kāi)發(fā)過(guò)程和正點(diǎn)原子資料撰寫(xiě)

    2024年02月20日
    瀏覽(27)
  • 基于FPGA 以太網(wǎng)gmii_to_rgmii模塊編寫(xiě) 附源碼

    基于FPGA 以太網(wǎng)gmii_to_rgmii模塊編寫(xiě) 附源碼

    筆者使用的開(kāi)發(fā)板是米聯(lián)客zynq UitraScale+ xczu4ev-sfvc784-2-i開(kāi)發(fā)板進(jìn)行測(cè)試 由于米聯(lián)客協(xié)議族源碼不開(kāi)源,自己寫(xiě)了一個(gè)簡(jiǎn)易的以太網(wǎng)接口轉(zhuǎn)換模塊只支持1000M速率。 (1)接收時(shí)序(PHYFPGA) RXC 的上下邊沿與 RXD 和 RX_CTL 信號(hào)對(duì)齊,相位相同。(非延時(shí)模式) RXC 的上下邊沿與

    2024年02月06日
    瀏覽(26)
  • FPGA實(shí)現(xiàn)以太網(wǎng)(一)——以太網(wǎng)簡(jiǎn)介

    FPGA實(shí)現(xiàn)以太網(wǎng)(一)——以太網(wǎng)簡(jiǎn)介

    以太網(wǎng)(Ethernet)是當(dāng)今現(xiàn)有局域網(wǎng)采用的最通用的通信協(xié)議標(biāo)準(zhǔn), 該標(biāo)準(zhǔn)定義了在局域網(wǎng)中采用的電纜類型和信號(hào)處理方法。 以太網(wǎng)憑借其成本低、通信速率高、抗干擾性強(qiáng)等優(yōu)點(diǎn)被廣泛應(yīng)用在網(wǎng)絡(luò)遠(yuǎn)程監(jiān)控、 交換機(jī)、工業(yè)自動(dòng)化等對(duì)通信速率要求較高的場(chǎng)合。 以太網(wǎng)是一

    2024年02月03日
    瀏覽(28)
  • FPGA之以太網(wǎng)詳解

    FPGA之以太網(wǎng)詳解

    以太網(wǎng)(Ethernet)是當(dāng)今局域網(wǎng)采用的最通用的局域網(wǎng)標(biāo)準(zhǔn)。它規(guī)定了包括物理層的連線,電子信號(hào)和介質(zhì)訪問(wèn)協(xié)議的內(nèi)容。它具有成本低,通信速率快,抗干擾性強(qiáng)的特點(diǎn)。 以太網(wǎng)主要分為: 標(biāo)準(zhǔn)以太網(wǎng):10Mbit/s 快速以太網(wǎng):100Mbit/s 千兆以太網(wǎng):1000Mbit/s 以太網(wǎng)的接口主要

    2024年02月09日
    瀏覽(25)
  • FPGA - 以太網(wǎng)UDP通信(一)

    FPGA - 以太網(wǎng)UDP通信(一)

    ?以太網(wǎng)是一種計(jì)算機(jī)局域網(wǎng)技術(shù)。IEEE組織的IEEE 802.3標(biāo)準(zhǔn)制定了以太網(wǎng)的技術(shù)標(biāo)準(zhǔn),它規(guī)定了包括物理層的連線、電子信號(hào)和介質(zhì)訪問(wèn)層協(xié)議的內(nèi)容。 ? 以太網(wǎng)是現(xiàn)實(shí)世界中最普遍的一種計(jì)算機(jī)網(wǎng)絡(luò)。以太網(wǎng)有兩類:第一類是經(jīng)典以太網(wǎng),第二類是交換式以太網(wǎng),使用了一

    2024年04月18日
    瀏覽(21)
  • 在FPGA上快速搭建以太網(wǎng)

    在FPGA上快速搭建以太網(wǎng)

    在本文中,我們將介紹如何在FPGA上快速搭建以太網(wǎng) (LWIP )。為此,我們將使用 MicroBlaze 作為主 CPU 運(yùn)行其應(yīng)用程序。 LWIP 是使用裸機(jī)設(shè)計(jì)以太網(wǎng)的良好起點(diǎn),在此基礎(chǔ)上我們可以輕松調(diào)整軟件應(yīng)用程序以提供更詳細(xì)的應(yīng)用程序。LWIP Echo 服務(wù)器的使用首先使我們能夠確定底層

    2024年02月09日
    瀏覽(17)
  • FPGA 以太網(wǎng)傳輸ov5640視頻

    FPGA 以太網(wǎng)傳輸ov5640視頻

    使用 DFZU4EV MPSoC 開(kāi)發(fā)板及雙目 OV5640 攝像頭其中一個(gè)攝像頭實(shí)現(xiàn)圖像采集,并通過(guò)開(kāi)發(fā)板上的以太網(wǎng)接口發(fā)送給上位機(jī)實(shí)時(shí)顯示。 時(shí)鐘模塊用于為 I2C 驅(qū)動(dòng)模塊、以太網(wǎng)頂層模塊和開(kāi)始傳輸控制模塊提供驅(qū)動(dòng)時(shí)鐘;I2C 驅(qū)動(dòng)模塊和 I2C 配置模塊用于初始化 OV5640 圖像傳感器;攝像

    2024年04月10日
    瀏覽(18)
  • 以太網(wǎng)——MDIO(SMI)接口的FPGA實(shí)現(xiàn)

    以太網(wǎng)——MDIO(SMI)接口的FPGA實(shí)現(xiàn)

    ??在 MAC 與 PHY 之間,有一個(gè)配置接口,即 MDIO(也稱 SMI,Serial Management Interface),可以配置 PHY 的工作模式、獲取 PHY 芯片的工作狀態(tài)等。本文以 PHY 芯片 B50610 為例,實(shí)現(xiàn) MDIO 接口,以實(shí)現(xiàn)對(duì)傳輸速度、接口類型的自協(xié)商。 ??MDIO 包含 2 根信號(hào)線: MDC,由 MAC 側(cè)提供給

    2024年02月16日
    瀏覽(39)
  • FPGA優(yōu)質(zhì)開(kāi)源項(xiàng)目 – UDP萬(wàn)兆光纖以太網(wǎng)通信

    FPGA優(yōu)質(zhì)開(kāi)源項(xiàng)目 – UDP萬(wàn)兆光纖以太網(wǎng)通信

    本文開(kāi)源一個(gè)FPGA項(xiàng)目:UDP萬(wàn)兆光通信。該項(xiàng)目實(shí)現(xiàn)了萬(wàn)兆光纖以太網(wǎng)數(shù)據(jù)回環(huán)傳輸功能。Vivado工程代碼結(jié)構(gòu)和之前開(kāi)源的《UDP RGMII千兆以太網(wǎng)》類似,只不過(guò)萬(wàn)兆以太網(wǎng)是調(diào)用了Xilinx的10G Ethernet Subsystem IP核實(shí)現(xiàn)。 下面圍繞該IP核的使用、用戶接口,以及數(shù)據(jù)傳輸方案展開(kāi)介

    2024年02月10日
    瀏覽(27)
  • FPGA——三速自適應(yīng)以太網(wǎng)設(shè)計(jì)(1)基本模塊

    FPGA——三速自適應(yīng)以太網(wǎng)設(shè)計(jì)(1)基本模塊

    每層都嵌套在上層的數(shù)據(jù)字段 以太網(wǎng)幀長(zhǎng): 64B~1518B IP層 ARP層 UDP層 ICMP層 要雙端口ram讀寫(xiě)緩存幀的數(shù)據(jù)和FIFO配合存儲(chǔ)幀長(zhǎng)度和類型 類型是0800就是IP 0806就是ARP,進(jìn)行分流操作 兩個(gè)數(shù)據(jù)流都加個(gè)FIFO,以幀為單位,先輸出A,A輸出完成后再輸出B。還要進(jìn)行流控:要切換通道輸出

    2024年03月14日
    瀏覽(28)

覺(jué)得文章有用就打賞一下文章作者

支付寶掃一掃打賞

博客贊助

微信掃一掃打賞

請(qǐng)作者喝杯咖啡吧~博客贊助

支付寶掃一掃領(lǐng)取紅包,優(yōu)惠每天領(lǐng)

二維碼1

領(lǐng)取紅包

二維碼2

領(lǐng)紅包