此系列記錄FPGA在學(xué)校的學(xué)習(xí)過(guò)程。
FPGA系列
需要用到的軟硬件：
軟件：Quartus II 15.0 (64-bit)
硬件：
5CEBA4F23C7芯片
1.創(chuàng)建新的工程在下面鏈接
鏈接:
FPGA在校學(xué)習(xí)記錄系列—新建一個(gè)FPGA工程編寫程序并仿真（Verilog HDL）
創(chuàng)建的工程名字為：LED
2.創(chuàng)建好工程后添加代碼
（這次不用仿真，直接用開(kāi)發(fā)板驗(yàn)證）
module LED(clk,rst,in,out);
input clk,rst,in; // clk M9時(shí)鐘，rst撥碼開(kāi)關(guān)低電平復(fù)位，in撥碼開(kāi)關(guān)控制
output reg [9:0] out;
always @(posedge clk or negedge rst)
begin
if(!rst)
out = 10'b 0000000000 ;
else if (in)
out = 10'b 1010101010 ;
else
out = 10'b 0101010101 ;
end
endmodule
編譯文件
3.設(shè)置鎖定管腳
首先查閱開(kāi)發(fā)板上的資源
按鍵資源：
LED資源：
撥碼開(kāi)關(guān)：
打開(kāi)軟件后，打開(kāi)引腳設(shè)置
使用了全部的LED
sw0開(kāi)關(guān)用于復(fù)位
sw1開(kāi)關(guān)用于切換狀態(tài)
將它們的管腳對(duì)應(yīng)上芯片
設(shè)置好后關(guān)閉，再次點(diǎn)擊編譯
4.安裝驅(qū)動(dòng)
在安裝路徑drivers下，雙擊.exe文件
驅(qū)動(dòng)前兩個(gè)安裝失敗是正常的
5.將程序下載進(jìn)開(kāi)發(fā)板中
（下載前要編譯成功）
打開(kāi)燒錄下載界面
先將開(kāi)發(fā)板與電腦連接好
選擇下載端口
（使用數(shù)據(jù)線連接電腦才能選擇端口）
選擇燒錄文件
點(diǎn)擊start開(kāi)始下載程序
下載好程序后右上角會(huì)顯示下載成功
6.開(kāi)始驗(yàn)證
SW0=0時(shí)，為復(fù)位狀態(tài)，所有燈都不亮文章來(lái)源：http://www.zghlxwxcb.cn/news/detail-845823.html
SW0=1時(shí)，亮燈為1010101010（從右往左，因?yàn)長(zhǎng)ED0在最右邊）
SW1=1時(shí)，亮燈為0101010101（從右往左，因?yàn)長(zhǎng)ED0在最右邊）
文章來(lái)源地址http://www.zghlxwxcb.cn/news/detail-845823.html
到了這里，關(guān)于FPGA在校學(xué)習(xí)記錄系列---實(shí)驗(yàn)4不同狀態(tài)的LED+開(kāi)發(fā)板（Verilog HDL）的文章就介紹完了。如果您還想了解更多內(nèi)容，請(qǐng)?jiān)谟疑辖撬阉鱐OY模板網(wǎng)以前的文章或繼續(xù)瀏覽下面的相關(guān)文章，希望大家以后多多支持TOY模板網(wǎng)！
