国产 无码 综合区,色欲AV无码国产永久播放,无码天堂亚洲国产AV,国产日韩欧美女同一区二区

【AXI】解讀AXI協(xié)議的額外信號(hào)(QOS信號(hào),REGION信號(hào),與USER信號(hào))

這篇具有很好參考價(jià)值的文章主要介紹了【AXI】解讀AXI協(xié)議的額外信號(hào)(QOS信號(hào),REGION信號(hào),與USER信號(hào))。希望對(duì)大家有所幫助。如果存在錯(cuò)誤或未考慮完全的地方,請(qǐng)大家不吝賜教,您也可以點(diǎn)擊"舉報(bào)違法"按鈕提交疑問(wèn)。

芯片設(shè)計(jì)驗(yàn)證社區(qū)·芯片愛(ài)好者聚集地·硬件相關(guān)討論社區(qū)·數(shù)字verifier星球
四社區(qū)聯(lián)合力薦!近500篇數(shù)字IC精品文章收錄
【數(shù)字IC精品文章收錄】學(xué)習(xí)路線·基礎(chǔ)知識(shí)·總線·腳本語(yǔ)言·芯片求職·EDA工具·低功耗設(shè)計(jì)Verilog·STA·設(shè)計(jì)·驗(yàn)證·FPGA·架構(gòu)·AMBA·書籍

axi qos,# AXI協(xié)議,fpga開發(fā),verilog,芯片,fpga,硬件架構(gòu)

一、寫在前面

AXI協(xié)議相較于UART,SPI,I2C來(lái)說(shuō),無(wú)論是內(nèi)容還是難度都上了一個(gè)層級(jí),放在一篇文章中進(jìn)行解讀未免篇幅過(guò)長(zhǎng),因此,有關(guān)AXI一些共性的、通用的問(wèn)題,作者單獨(dú)以前綴為【AXI】的標(biāo)題進(jìn)行小范圍的串聯(lián),最終再匯總為深入淺出解讀AXI協(xié)議,與從零開始的Verilog AXI協(xié)議設(shè)計(jì),此為作者所思所考的推進(jìn)順序,單看【AXI】的每一篇,可能很多讀者未免感到有些管中窺豹的疑惑,但若等作者更完此專欄再行觀看,從頭到尾進(jìn)行閱讀,應(yīng)該就會(huì)有有茅塞頓開的收獲與領(lǐng)悟。

二、解讀AXI協(xié)議中的額外信號(hào)

2.1 QoS信號(hào)(QoS Signaling)

2.1.1QoS信號(hào)的意義

QOS信號(hào)實(shí)際上沒(méi)有明確的定義,但協(xié)議中推薦大家使用QOS信號(hào)來(lái)展示transaction的優(yōu)先級(jí),我們?cè)谟懻揂XI協(xié)議的過(guò)程中,常常用”Transaction ID相同,順序執(zhí)行,Transaction ID不同,亂序執(zhí)行“來(lái)體現(xiàn)AXI協(xié)議的執(zhí)行順序,增加的QoS信號(hào)可以在這句話的基礎(chǔ)上進(jìn)一步指導(dǎo)Transaction的執(zhí)行順序,通常情況下,高優(yōu)先級(jí),QOS信號(hào)數(shù)值也會(huì)大一些。

  • 默認(rèn)的QoS信號(hào)值為0b0000,表示接口未參加QoS優(yōu)先級(jí)排序
  • 因協(xié)議對(duì)QoS的規(guī)定為推薦值,我們也可以用其他的方式解釋QoS這組信號(hào)
2.1.2 QoS信號(hào)列表
QoS信號(hào)列表 位寬
AWQOS 4-bit
ARQOS 4-bit

很顯然,AWQOS是針對(duì)于寫操作優(yōu)先級(jí)而言的,ARQOS是針對(duì)于讀操作優(yōu)先級(jí)而言的。

2.2 多區(qū)域信號(hào)(Multiple region signaling)

2.2.1 REGION信號(hào)含義

AXREGION這組信號(hào)是配合著AXI協(xié)議的地址譯碼來(lái)進(jìn)行理解的,相當(dāng)于可以在4Kbyte的標(biāo)準(zhǔn)地址邊界外,額外進(jìn)行更多的地址選擇,這個(gè)信號(hào)存在于讀地址通路或?qū)懙刂吠?/strong>上,為什么我們需要更多的地址選擇呢?這是因?yàn)槲覀兿M梢?strong>讓多片區(qū)域共享接口

  • 比如:從設(shè)備在不同的位置擁有”主數(shù)據(jù)路徑“和”控制寄存器“我們可以通過(guò)REGION信號(hào)的不同做切換而不需要decode的幫助
  • 又比如:從設(shè)備在不同的區(qū)域展示不同的行為, 比如一個(gè)從設(shè)備可以在某個(gè)區(qū)域展現(xiàn)讀寫特性,而在另一個(gè)區(qū)域僅展現(xiàn)獨(dú)特性,通過(guò)AxREGION進(jìn)行劃分。
2.2.2 REGION信號(hào)列表
AXREGION信號(hào)列表 位寬
AWREGION 4-bit
ARREGION 4-bit

因?yàn)锳XREGION共有4bit,因此可以劃分出至多16個(gè)區(qū)域來(lái)。

2.3 用戶定義信號(hào)(User-defined signaling)

2.3.1 User信號(hào)含義

User信號(hào)在AXI4協(xié)議中也沒(méi)有明確定義,協(xié)議中甚至推薦不使用這組信號(hào),因?yàn)椴煌M件User信號(hào)之間的連接可能會(huì)造成互用性問(wèn)題。

2.3.2 User信號(hào)列表
XUSER信號(hào)
AWUSER
ARUSER
WUSER
RUSER
BUSER

因?yàn)锳XI協(xié)議對(duì)USER信號(hào)也沒(méi)有明確的定義,當(dāng)然不包括XUSER信號(hào)的位寬。文章來(lái)源地址http://www.zghlxwxcb.cn/news/detail-799457.html

三、其他數(shù)字IC基礎(chǔ)協(xié)議解讀

3.1 UART協(xié)議

  • 【數(shù)字IC】深入淺出理解UART
  • 【數(shù)字IC】從零開始的Verilog UART設(shè)計(jì)

3.2 SPI協(xié)議

  • 【數(shù)字IC】深入淺出理解SPI協(xié)議
  • 【數(shù)字IC】從零開始的Verilog SPI設(shè)計(jì)

3.3 I2C協(xié)議

  • 【數(shù)字IC】深入淺出理解I2C協(xié)議

3.4 AXI協(xié)議

  • 【AXI】解讀AXI協(xié)議雙向握手機(jī)制的原理
  • 【AXI】解讀AXI協(xié)議中的burst突發(fā)傳輸機(jī)制
  • 【AXI】解讀AXI協(xié)議事務(wù)屬性(Transaction Attributes)
  • 【AXI】解讀AXI協(xié)議亂序機(jī)制
  • 【AXI】解讀AXI協(xié)議原子化訪問(wèn)
  • 【AXI】解讀AXI協(xié)議的額外信號(hào)
  • 【AXI】解讀AXI協(xié)議的低功耗設(shè)計(jì)
  • 【數(shù)字IC】深入淺出理解AXI協(xié)議
  • 【數(shù)字IC】深入淺出理解AXI-lite協(xié)議

到了這里,關(guān)于【AXI】解讀AXI協(xié)議的額外信號(hào)(QOS信號(hào),REGION信號(hào),與USER信號(hào))的文章就介紹完了。如果您還想了解更多內(nèi)容,請(qǐng)?jiān)谟疑辖撬阉鱐OY模板網(wǎng)以前的文章或繼續(xù)瀏覽下面的相關(guān)文章,希望大家以后多多支持TOY模板網(wǎng)!

本文來(lái)自互聯(lián)網(wǎng)用戶投稿,該文觀點(diǎn)僅代表作者本人,不代表本站立場(chǎng)。本站僅提供信息存儲(chǔ)空間服務(wù),不擁有所有權(quán),不承擔(dān)相關(guān)法律責(zé)任。如若轉(zhuǎn)載,請(qǐng)注明出處: 如若內(nèi)容造成侵權(quán)/違法違規(guī)/事實(shí)不符,請(qǐng)點(diǎn)擊違法舉報(bào)進(jìn)行投訴反饋,一經(jīng)查實(shí),立即刪除!

領(lǐng)支付寶紅包贊助服務(wù)器費(fèi)用

相關(guān)文章

  • 【ARM AMBA AXI 入門 13 -- AXI 協(xié)議中 RRESP 信號(hào)詳細(xì)介紹】

    【ARM AMBA AXI 入門 13 -- AXI 協(xié)議中 RRESP 信號(hào)詳細(xì)介紹】

    請(qǐng)閱讀 【ARM AMBA AXI 總線 文章專欄導(dǎo)讀】 在 AXI (Advanced eXtensible Interface) 協(xié)議中, RRESP 信號(hào)用來(lái)表示讀取事務(wù)的響應(yīng)狀態(tài),它由從設(shè)備(Slave)發(fā)往主設(shè)備(Master)來(lái)通知讀取操作的完成情況。 RRESP 信號(hào)是一個(gè) 2 位的編碼字段,用于指示讀取操作是否成功完成,或者在操作過(guò)

    2024年02月04日
    瀏覽(157)
  • 深入淺出AXI協(xié)議(2)——通道及信號(hào)

    深入淺出AXI協(xié)議(2)——通道及信號(hào)

    ? ? ? ? 在之前的文章中,我們主要介紹了什么是AXI協(xié)議,AXI協(xié)議的特點(diǎn)與優(yōu)點(diǎn),然后對(duì)于AXI協(xié)議非常重要的五通道結(jié)構(gòu)進(jìn)行了介紹,了解了5個(gè)通道各自的作用。本文我們繼續(xù)AXI協(xié)議的學(xué)習(xí),我們將討論5個(gè)通道的具體內(nèi)容和相對(duì)應(yīng)的信號(hào)。這一部分的內(nèi)容現(xiàn)在對(duì)于大家來(lái)說(shuō)

    2024年02月11日
    瀏覽(17)
  • 【ARM AMBA AXI 入門 8 - AXI 協(xié)議中 RID/ARID/AWID/WID 信號(hào)】

    請(qǐng)閱讀 【ARM AMBA AXI 總線 文章專欄導(dǎo)讀】 上篇文章:ARM AMBA AXI 入門 7 - AXI 協(xié)議中的獨(dú)占訪問(wèn) 使用背景介紹 下篇文章:ARM AMBA AXI 入門 9 - AXI 總線 AxPROT 與安全之間的關(guān)系

    2024年02月15日
    瀏覽(69)
  • AMBA協(xié)議AXI-Stream(協(xié)議信號(hào)、設(shè)計(jì)實(shí)踐)

    AMBA協(xié)議AXI-Stream(協(xié)議信號(hào)、設(shè)計(jì)實(shí)踐)

    ??AXI-Stream(以下簡(jiǎn)稱AXIS)是AMBA協(xié)議的AXI協(xié)議三個(gè)版本中(AXI4-FULL、AXI4-Lite、AXI4-Stream)最簡(jiǎn)單的一個(gè)協(xié)議;是AXI4中定義的面向數(shù)據(jù)流的協(xié)議,常用于對(duì)數(shù)據(jù)流的處理,如: 攝像頭 高速AD Xilinx的AXI-DMA模塊 ??在進(jìn)行SOC設(shè)計(jì)中需要高速數(shù)據(jù)傳輸處理的場(chǎng)合,常常使用AXIS協(xié)

    2024年02月06日
    瀏覽(45)
  • FPGA中AXI協(xié)議的理解及接口信號(hào)的中文描述

    FPGA中AXI協(xié)議的理解及接口信號(hào)的中文描述

    AXI簡(jiǎn)介 AXI4 所采用的是一種 READY , VALID 握手通信機(jī)制,即主從模塊進(jìn)行數(shù)據(jù)通信前, 先根據(jù)操作對(duì)各所用到的數(shù)據(jù)、地址通道進(jìn)行握手。主要操作包括傳輸發(fā)送者 A 等到傳輸接受者 B 的 READY 信號(hào)后, A 將數(shù)據(jù)與 VALID 信號(hào)同時(shí)發(fā)送給 B ,這是一種典型的握手機(jī)制。 AXI 總線支

    2024年02月01日
    瀏覽(20)
  • AXI4協(xié)議學(xué)習(xí):架構(gòu)、信號(hào)定義、工作時(shí)序和握手機(jī)制

    AXI4協(xié)議學(xué)習(xí):架構(gòu)、信號(hào)定義、工作時(shí)序和握手機(jī)制

    UG1037 不是 高級(jí)微控制器總線結(jié)構(gòu)(advanced micro controller bus architecture,AMBA)ARM AXI4規(guī)范 的替代品,而是說(shuō)明: 可用于創(chuàng)建基于AXI的IP的Xilinx工具。 被Xilinx采用的AXI功能。 將現(xiàn)有設(shè)計(jì)改為AXI接口的向?qū)募?XIlinx 從Spartan-6和Virtex-6開始使用 高級(jí)可擴(kuò)展接口(Advanced eXtensible In

    2024年02月16日
    瀏覽(25)
  • 【ARM AMBA AXI 入門 10 - AXI 總線 DATA信號(hào)與 STRB 信號(hào)之間的關(guān)系 】

    請(qǐng)閱讀 【ARM AMBA AXI 總線 文章專欄導(dǎo)讀】 AXI總線是ARM公司設(shè)計(jì)的高性能處理器接口,其中 STRB 和 DATA 信號(hào)在AXI協(xié)議中有特殊的含義和關(guān)系。 DATA信號(hào) :在AXI中,DATA信號(hào)用于在讀寫操作中傳輸實(shí)際的數(shù)據(jù)。數(shù)據(jù)的大小可以根據(jù)AXI接口的位寬來(lái)變化,例如 32 位、 64 位或 128 位等

    2024年02月11日
    瀏覽(31)
  • pod的requests、limits解讀、LimitRange資源配額、Qos服務(wù)質(zhì)量等級(jí)、資源配額管理 Resource Quotas

    環(huán)境: k8s-v1.22.17 docker-20.10.9 centos-7.9 CPU、GPU、Memory等都是計(jì)算資源,所謂計(jì)算資源,就是可計(jì)量的、能被申請(qǐng)的、能被分配使用的資源。 CPU在容器技術(shù)中屬于可壓縮資源,因此,pod對(duì)CPU的使用超過(guò)其cpu.limit限制一般不會(huì)導(dǎo)致容器被系統(tǒng)\\\"殺死\\\",而Memory屬于不可壓縮資源,當(dāng)容

    2023年04月27日
    瀏覽(16)
  • AXI4接口時(shí)序解讀

    AXI4接口時(shí)序解讀

    下一節(jié):AXI4總線-axi-full-slave IP程序解析_北緯二六的博客-CSDN博客 1.axi4寫時(shí)序 圖1? 寫時(shí)序示意圖 ? ? ? ? 如上圖1示意圖所示,主機(jī)先向從機(jī)發(fā)送地址控制信號(hào),接下來(lái)數(shù)據(jù)總線即可互相握手發(fā)送數(shù)據(jù)信號(hào),待數(shù)據(jù)發(fā)生完畢后,從機(jī)向主機(jī)返還一個(gè)應(yīng)答信號(hào)以此做到相互握手

    2024年02月05日
    瀏覽(27)
  • FPGA AXI4總線信號(hào)介紹篇

    FPGA AXI4總線信號(hào)介紹篇

    AXI是一種總線協(xié)議,可以掛在多個(gè)master和slave: ????????(1)AXI4:主要面向高性能地址映射通信的需求;(突發(fā)數(shù)據(jù))(地址映射模式) ? ? ? ? (2)AXI4-Lite:是一個(gè)輕量級(jí)的,適用于吞吐量較小的地址映射通信總線;(無(wú)突發(fā))(地址映射模式) ? ? ? ? (3)AXI4-

    2024年04月11日
    瀏覽(27)

覺(jué)得文章有用就打賞一下文章作者

支付寶掃一掃打賞

博客贊助

微信掃一掃打賞

請(qǐng)作者喝杯咖啡吧~博客贊助

支付寶掃一掃領(lǐng)取紅包,優(yōu)惠每天領(lǐng)

二維碼1

領(lǐng)取紅包

二維碼2

領(lǐng)紅包